VCU118 Rocket SoC Flash Boot Akışı

Workspace: /home/ankaoc/Desktop/rocket/rocket-chip - Kart: Xilinx VCU118, xcvu9p-flga2104-2L-e - Tarih: 1 Temmuz 2026

Ne Yapıldı?

• Chipyard kullanmadan, repo içindeki Rocket Chip ve mill akışıyla VCU118 için SoC üretildi.
• VCU118 top wrapper non-project Vivado akışına bağlandı.
• Rocket SoC'ye UART ve SPI flash controller eklendi.
• SPI flash sinyalleri Virtex UltraScale+ STARTUPE3 primitive'i üzerinden karttaki config QSPI flash'a bağlandı.
• BootROM içeriği hello programı yerine flash bootloader olacak şekilde değiştirildi.
• Bootloader, flash'tan header okuyup payload'u 0x80000000 DTIM adresine yüklüyor.
• ELF uygulaması için flash imaj formatı ve CRC32 kontrolü eklendi.
• Bitstream ve ELF/app flash programlama iki ayrı akışa ayrıldı.
• Eski tek MCS ile komple flash programlama opsiyonu korundu.

Klasör Yapısı

Donanım tarafı tek hardware/ ağacında toplanır. soc/ artık yazılım ve flash imaj üretimi içindir; target dizinleri ise akış giriş noktalarını ve scriptleri tutar.

hardware/
  upstream/rocket-chip/
    src/
    bootrom/
    scala
    resources
  soc/
    Makefile
    scala/fpga/VCU118Peripherals.scala
  generated/
    vcu118-soc/
    vcu118-soc-verilog/
    asic-rocket-soc/
    asic-rocket-soc-verilog/
    asic-rocket-soc-sim-verilog/
  fpga/vcu118/
    rtl/
      Makefile
      axi4_ram_64.sv
      axi4_slave_tieoff_64.sv
      rocket_bscan_dmi_tunnel.sv
    constraints/
      vcu118_rocket.xdc
  sim/
    fpga/vcu118/Makefile
    asic/rocket/
      wave.do
      tb/
  external/gps/rtl/
    filelist.f

soc/
  Makefile
  software/
    Makefile
    bsp/
    bootloader/
    common/
    hello_uart/
    tools/make_flash_image.py
  out/
    software/
    flash/

targets/fpga/vcu118/
  Makefile
  docs/
    vcu118_rocket_flash_boot_guide.html
  flow/vivado/
    Makefile
    scripts/
      build.tcl
      program_flash.tcl
      program_fpga.tcl
      write_flash.tcl
      write_flash_regions.tcl
  tools/
    gen_vcu118_wrapper.py
  out/
    bitstream/
    build/
    flash/
    logs/
    reports/

Makefile Ağacı

Her katmanın kendi Makefile'ı var. soc/Makefile ortak SoC/software hedeflerini, targets/fpga/vcu118/Makefile FPGA hedeflerini, targets/asic/rocket/Makefile ASIC sim/shell hedeflerini yönetir.

Kavramlar: Scala, Chisel, Rocket, Mill, FIRRTL ve firtool

Kısaca zincir şöyledir:

Scala/Chisel Rocket config
  -> mill ile assembly jar
  -> Rocket generator çalışır
  -> VCU118RocketSystem.fir
  -> firtool
  -> split SystemVerilog RTL
  -> VCU118 wrapper + shell RTL + XDC
  -> Vivado synth/place/route
  -> vcu118_rocket.bit

RTL Nasıl Generate Ediliyor?

RTL üretimi make -C targets/fpga/vcu118 rtl hedefiyle başlıyor. Ana adımlar:

1. make -C soc/software/hello_uart ile hello ELF build edilir.
2. make -C soc/software/bootloader ile flash bootloader build edilir ve BootROM imajı üretilir.
3. mill -i 'rocketchip[6.7.0].assembly' Rocket Chip Scala/Chisel kodunu assembly jar haline getirir.
4. java -jar out/rocketchip/6.7.0/assembly.dest/out.jar komutu Rocket generator'ı çalıştırır.
5. Generator top olarak freechips.rocketchip.fpga.VCU118RocketSystem, config olarak freechips.rocketchip.fpga.VCU118RocketConfig kullanır.
6. Çıktı olarak hardware/generated/vcu118-soc/VCU118RocketSystem.fir oluşur.
7. firtool bu FIRRTL dosyasını hardware/generated/vcu118-soc-verilog/ altında SystemVerilog dosyalarına böler.
8. filelist.f oluşturulur ve generated assert satırları FPGA sentezini sadeleştirmek için temizlenir.
9. gen_vcu118_wrapper.py generated top portlarını okuyup targets/fpga/vcu118/out/build/generated/vcu118_rocket_top.sv wrapper'ını üretir.

Bu zinciri çalıştıran ana komutlar:

make -C targets/fpga/vcu118 soc        # Chisel/FIRRTL/SystemVerilog üretir
make -C targets/fpga/vcu118 bitstream  # soc + Vivado non-project FPGA build

Bizim Rocket Config Neyi Oluşturuyor?

VCU118'e özel SoC tanımı hardware/soc/scala/fpga/VCU118Peripherals.scala içinde. Ana sınıflar:

VCU118RocketConfig özeti:

new WithVCU118FlashBootROM ++
new WithDebugSBA ++
new WithoutTLMonitors ++
new WithNoMemPort ++
new WithNoMMIOPort ++
new WithNoSlavePort ++
new WithNMemoryChannels(0) ++
new WithNBanks(0) ++
new WithVCU118OneMiBDTIM ++
new WithVCU118UART(0x10013000L, 100000000, 115200) ++
new WithVCU118SPI(0x10014000L) ++
new WithVCU118GPS(0x10020000L, 9) ++
new WithNExtTopInterrupts(0) ++
new WithNSmallCores(1) ++
new WithIncoherentBusTopology ++
new BaseConfig

Peripheral'leri Nasıl Ekledik?

UART

TLFpgaUART, Rocket'ın peripheral bus'ına bağlı bir TLRegisterNode olarak yazıldı. Register map:

UART pinleri doğrudan TileLink içinde kalmıyor; BundleBridgeSource/Sink ile top-level IO'ya çıkarılıyor. Wrapper bu portları VCU118 RS232 UART pinlerine bağlıyor.

SPI Flash Controller

TLFpgaSPI da peripheral bus üzerinde TLRegisterNode. Register map:

SPI controller serial ve quad mod için sck, csn, dq_i, dq_o, dq_oe sinyalleri üretir. Bu sinyaller top-level porta çıkarılır ve wrapper içinde STARTUPE3 ile FPGA config flash pinlerine bağlanır.

GPS APB IP'leri ve AFE Yardımcı Bloğu

GPS entegrasyonu /home/ankaoc/Desktop/anka-rocket/gps_system altındaki SystemVerilog wrapper'ları kullanır. SoC içinde bir adet acq_wrapper, dokuz adet tracking_wrapper ve APB peripheral olmayan bir afe_top instance edilir.

APBGpsBlock TileLink peripheral bus'tan TLToAPB ile APB'ye geçer. Acquisition ve tracking blokları APB register penceresi olarak görünür; afe_top sadece yardımcı logic olduğu için address map'e girmez.

GPS APB baz adresi 0x10020000. Her IP'ye 0x1000 byte pencere ayrılır. Tracking adres formülü: 0x10020000 + (tracking_index + 1) * 0x1000.

Scala/Chisel ile SoC'ye Nasıl Ekleniyor?

FpgaGPSParams base address, tracking sayısı ve pencere boyunu taşır. WithVCU118GPS(0x10020000L, 9) config fragment'i bu parametreyi aktif eder. VCU118RocketSystem içinde p(VCU118GPSKey) okunur, APBGpsBlock yaratılır ve PBUS üzerinden APB'ye bağlanır.

val pbus = locateTLBusWrapper(PBUS)
val domain = pbus.generateSynchronousDomain("FPGAGPS")
val dev = domain { LazyModule(new APBGpsBlock(params, pbus.beatBytes)) }

domain {
  dev.node := TLToAPB() := pbus.coupleTo("gps") {
    TLFragmenter(pbus, Some("FPGAGPS")) := _
  }
  ibus.fromSync := dev.intnode
}

APB wrapper'ların lokal adres genişliği pencere boyundan gelir. Varsayılan 4 KiB pencere için PADDR 12 bittir; üst adres bitleri boşa taşınmaz.

Clock, RF IO ve AFE Bağlantısı

FPGA wrapper 100 MHz fabric clock, 100 MHz acquisition clock ve 125 MHz tracking clock üretir. RF clock üretilmez; gps_rf_clk dış IO olarak gelir ve 16.368 MHz olarak constrain edilir. RF sample datası da gps_rf_data[3:0] dış IO'dur.

afe_top.start_i acquisition wrapper'ın afe_start çıkışından, sample_counter_clear_i ise sample_counter_clear çıkışından sürülür. afe_top.sample_align_o acquisition ve bütün tracking wrapper'lara, afe_top.sample_counter_o ise bütün tracking wrapper'lara bağlanır.

ASIC sim top'unda RF clock yine PLL modelinden çıkmaz; testbench gps_rf_clk girişini 16.368 MHz dış kaynak gibi sürer.

BootROM ve Bootloader

BootROM imajı soc/out/software/bootloader/bootloader.img. Bootloader şunları yapar:

1. UART üzerinden durum mesajı basar.
2. SPI flash reset ve JEDEC ID okuma komutlarını gönderir.
3. APP_FLASH_OFFSET adresinden 64 byte header okur.
4. Header'daki load address, entry, size ve CRC alanlarını doğrular.
5. Payload'u flash'tan DTIM'e kopyalar.
6. CRC doğruysa entry adresine jump eder.

FPGA İçin Eklenen Wrapper ve Shell Modülleri

Generated Rocket RTL doğrudan VCU118 kartına uygun değildir. Bu yüzden gen_vcu118_wrapper.py bir shell top üretir:

• IBUFDS ile VCU118 sysclk1_300 differential clock alınır.
• BUFGCE_DIV ile fabric clock üretilir.
• Reset ve LED gibi kart seviyesi sinyaller bağlanır.
• UART portları kart RS232 UART pinlerine bağlanır.
• BSCAN-DMI debug tunnel daha önceki JTAG/RAM load testleri için wrapper'a bağlanır.
• SPI flash portları STARTUPE3 primitive'ine bağlanır.

STARTUPE3 bağlantısının amacı: VCU118 üzerindeki config QSPI flash pinleri normal user IO gibi dışarı çıkmaz. UltraScale+ cihazda user design bu flash'a STARTUPE3 üzerinden erişir. Bizim wrapper'da bağlantı şu mantıkla yapılıyor:

assign spi_dq_i = cfg_flash_dq_i;

STARTUPE3 u_cfg_flash_startup (
  .DI(cfg_flash_dq_i),
  .DO(spi_dq_o),
  .DTS(~spi_dq_oe),
  .FCSBO(spi_csn),
  .FCSBTS(1'b0),
  .USRCCLKO(spi_sck),
  .USRCCLKTS(1'b0),
  ...
);

Vivado FPGA Flow Scriptleri Nasıl Çalışıyor?

Vivado tarafı non-project mode. Ana script targets/fpga/vcu118/flow/vivado/scripts/build.tcl:

1. Part: xcvu9p-flga2104-2L-e.
2. Board part: xilinx.com:vcu118:part0:2.4.
3. hardware/generated/vcu118-soc-verilog/filelist.f içindeki Rocket SystemVerilog dosyalarını okur.
4. hardware/upstream/rocket-chip/src/main/resources/vsrc/plusarg_reader.v ve GPS APB/native RTL kaynaklarını okur.
5. hardware/fpga/vcu118/rtl/*.sv içindeki FPGA shell yardımcı RTL dosyalarını okur.
6. targets/fpga/vcu118/out/build/generated/vcu118_rocket_top.sv wrapper'ını okur.
7. hardware/fpga/vcu118/constraints/vcu118_rocket.xdc constraint dosyasını okur.
8. synth_design, opt_design, place_design, phys_opt_design, route_design çalıştırır.
9. Timing, utilization, DRC ve power raporları üretir.
10. targets/fpga/vcu118/out/bitstream/vcu118_rocket.bit dosyasını yazar.

Kaynaklar

• Chisel resmi sitesi
• Rocket Chip Generator resmi deposu
• Mill build tool resmi dokümanı
• CIRCT / FIRRTL ve firtool dokümantasyonu

Önemli Dosyalar

Flash Bellek Yerleşimi

Son doğrulanan app image bilgisi:

flash_offset:         0x06000000
payload_flash_offset: 0x06000040
load_addr:            0x80000000
entry:                0x80000000
payload size:         425 bytes
crc32:                0xf5aa3b60

Normal Geliştirme Akışı

1. SoC ve bitstream üret

cd /home/ankaoc/Desktop/rocket/rocket-chip
make -C targets/fpga/vcu118 bitstream

Bu hedef software'i de build eder, Rocket Verilog üretir, wrapper oluşturur ve Vivado non-project flow ile targets/fpga/vcu118/out/bitstream/vcu118_rocket.bit dosyasını üretir.

2. Bitstream'i flash'a bir kere yaz

make -C targets/fpga/vcu118 program-flash-bitstream

Bu işlem uzun sürer. Sadece bitstream region MCS'i üretir ve BITSTREAM_OFFSET adresine yazar. App offset'e kadar olan boşluğu programlamaz.

3. ELF / uygulama değiştikçe sadece app region yaz

make -C targets/fpga/vcu118 program-flash

Bu hızlı yoldur. APP_ELF dosyasından flash image üretir, APP_FLASH_OFFSET adresine küçük app MCS'i yazar. Bitstream'e dokunmaz.

4. FPGA'yı JTAG üzerinden SRAM'e programlayıp hızlı test et

make -C targets/fpga/vcu118 program-fpga

Bu komut flash'taki bitstream'i kullanmaz; direkt .bit dosyasını FPGA SRAM'e yükler. Bootloader yine kart üzerindeki SPI flash'tan uygulamayı okur. Geliştirme sırasında en hızlı test yöntemi budur.

5. Power-cycle sonrası flash'tan kalkış

Bitstream region bir kere doğru yazıldıktan sonra kart power-cycle veya program/reset sonrası flash'taki bitstream'den konfigüre olabilir. Ardından BootROM bootloader çalışır ve app region'daki imajı okur.

Komut Referansı

Ayarlanabilir Değişkenler

Örnek: farklı app offset ile yazmak

APP_FLASH_OFFSET=0x06400000 make -C targets/fpga/vcu118 program-flash

Bootloader build edilirken de aynı APP_FLASH_OFFSET değeri kullanılır. Flow bunu software build'e geçirir; offset değiştiğinde bootloader içeriği de yeniden oluşur. Bootloader BootROM'a gömülü olduğu için offset değişikliği tam SoC/bitstream rebuild gerektirebilir.

Örnek: farklı ELF yazmak

APP_ELF=/path/to/my_app.elf make -C targets/fpga/vcu118 program-flash

Örnek: Questa GUI sim açmak

make -C targets/asic/rocket sim GUI=1

Bu komut compile/DPI hazırlığını yapar, asic_rocket_tb testbench'ini -voptargs="+acc" ile GUI'de yükler, onfinish stop kurar, hardware/sim/asic/rocket/wave.do dosyasını çalıştırır ve otomatik olarak sadece run 0ns çalıştırır. Devam etmek için Questa transcript'te elle run -all veya istediğin süre kadar run 1 us yazabilirsin.

Test Sonucu

1 Temmuz 2026 tarihinde yapılan kart testinde şu adımlar çalıştırıldı:

make -C targets/fpga/vcu118 program-flash
make -C targets/fpga/vcu118 program-fpga

UART cihazı: /dev/ttyUSB2, baud: 115200.

Alınan UART çıktısı:

VCU118 Rocket flash bootloader
Header offset: 0x06000000
Flash JEDEC ID: 0x0020bb21
Load: flash 0x06000040 -> mem 0x80000000, size 0x000001a9
CRC ok, jumping 0x80000000

Rocket Chip VCU118 hello UART
DTIM: 0x80000000..0x800fffff (1 MiB)
UART clock Hz: 0x047868c0
UART baud: 0x0001c200

Notlar ve Riskler

• program-flash-bitstream uzun sürer; bunu sadece bitstream değiştiğinde çalıştır.
• Günlük bare-metal geliştirmede yalnız program-flash yeterlidir.
• program-fpga SRAM'e yükler; power-cycle sonrası kalıcı değildir.
• Power-cycle sonrası kendi kendine boot için bitstream'in flash'ta doğru programlanmış olması gerekir.
• Tek MCS opsiyonu program-flash-combined olarak duruyor; bu yol büyük MCS yazdığı için yavaştır.