gps/hardware/generated/genesys2-soc-verilog/OptimizationBarrier_TLBEntryData.sv

// Generated by CIRCT firtool-1.151.0
module OptimizationBarrier_TLBEntryData(
  input  io_x_u,
         io_x_ae_ptw,
         io_x_ae_final,
         io_x_pf,
         io_x_gf,
         io_x_sw,
         io_x_sx,
         io_x_sr,
         io_x_pw,
         io_x_px,
         io_x_pr,
         io_x_ppp,
         io_x_pal,
         io_x_paa,
         io_x_eff,
         io_x_c,
  output io_y_u,
         io_y_ae_ptw,
         io_y_ae_final,
         io_y_pf,
         io_y_gf,
         io_y_sw,
         io_y_sx,
         io_y_sr,
         io_y_pw,
         io_y_px,
         io_y_pr,
         io_y_ppp,
         io_y_pal,
         io_y_paa,
         io_y_eff,
         io_y_c
);

  assign io_y_u = io_x_u;
  assign io_y_ae_ptw = io_x_ae_ptw;
  assign io_y_ae_final = io_x_ae_final;
  assign io_y_pf = io_x_pf;
  assign io_y_gf = io_x_gf;
  assign io_y_sw = io_x_sw;
  assign io_y_sx = io_x_sx;
  assign io_y_sr = io_x_sr;
  assign io_y_pw = io_x_pw;
  assign io_y_px = io_x_px;
  assign io_y_pr = io_x_pr;
  assign io_y_ppp = io_x_ppp;
  assign io_y_pal = io_x_pal;
  assign io_y_paa = io_x_paa;
  assign io_y_eff = io_x_eff;
  assign io_y_c = io_x_c;
endmodule