Files
gps/hardware/generated/genesys2-soc-verilog/bootromClockSinkDomain.sv
T
2026-08-06 22:14:52 +03:00

29 lines
1.1 KiB
Systemverilog

// Generated by CIRCT firtool-1.151.0
module bootromClockSinkDomain(
output auto_bootrom_in_a_ready,
input auto_bootrom_in_a_valid,
input [1:0] auto_bootrom_in_a_bits_size,
input [5:0] auto_bootrom_in_a_bits_source,
input [16:0] auto_bootrom_in_a_bits_address,
input auto_bootrom_in_d_ready,
output auto_bootrom_in_d_valid,
output [1:0] auto_bootrom_in_d_bits_size,
output [5:0] auto_bootrom_in_d_bits_source,
output [63:0] auto_bootrom_in_d_bits_data
);
TLROM bootrom (
.auto_in_a_ready (auto_bootrom_in_a_ready),
.auto_in_a_valid (auto_bootrom_in_a_valid),
.auto_in_a_bits_size (auto_bootrom_in_a_bits_size),
.auto_in_a_bits_source (auto_bootrom_in_a_bits_source),
.auto_in_a_bits_address (auto_bootrom_in_a_bits_address),
.auto_in_d_ready (auto_bootrom_in_d_ready),
.auto_in_d_valid (auto_bootrom_in_d_valid),
.auto_in_d_bits_size (auto_bootrom_in_d_bits_size),
.auto_in_d_bits_source (auto_bootrom_in_d_bits_source),
.auto_in_d_bits_data (auto_bootrom_in_d_bits_data)
);
endmodule