onur
1618 lines
91 KiB
Systemverilog
1618 lines
91 KiB
Systemverilog
// Generated by CIRCT firtool-1.151.0
|
|
module RocketTile(
|
|
input clock,
|
|
reset,
|
|
output auto_buffer_in_a_ready,
|
|
input auto_buffer_in_a_valid,
|
|
input [2:0] auto_buffer_in_a_bits_opcode,
|
|
auto_buffer_in_a_bits_param,
|
|
auto_buffer_in_a_bits_size,
|
|
input [1:0] auto_buffer_in_a_bits_source,
|
|
input [31:0] auto_buffer_in_a_bits_address,
|
|
input [7:0] auto_buffer_in_a_bits_mask,
|
|
input [63:0] auto_buffer_in_a_bits_data,
|
|
input auto_buffer_in_d_ready,
|
|
output auto_buffer_in_d_valid,
|
|
output [2:0] auto_buffer_in_d_bits_opcode,
|
|
auto_buffer_in_d_bits_size,
|
|
output [1:0] auto_buffer_in_d_bits_source,
|
|
output [63:0] auto_buffer_in_d_bits_data,
|
|
input auto_buffer_out_a_ready,
|
|
output auto_buffer_out_a_valid,
|
|
output [2:0] auto_buffer_out_a_bits_opcode,
|
|
auto_buffer_out_a_bits_param,
|
|
output [3:0] auto_buffer_out_a_bits_size,
|
|
output auto_buffer_out_a_bits_source,
|
|
output [31:0] auto_buffer_out_a_bits_address,
|
|
output auto_buffer_out_a_bits_user_amba_prot_bufferable,
|
|
auto_buffer_out_a_bits_user_amba_prot_modifiable,
|
|
auto_buffer_out_a_bits_user_amba_prot_readalloc,
|
|
auto_buffer_out_a_bits_user_amba_prot_writealloc,
|
|
auto_buffer_out_a_bits_user_amba_prot_privileged,
|
|
auto_buffer_out_a_bits_user_amba_prot_secure,
|
|
auto_buffer_out_a_bits_user_amba_prot_fetch,
|
|
output [7:0] auto_buffer_out_a_bits_mask,
|
|
output [63:0] auto_buffer_out_a_bits_data,
|
|
output auto_buffer_out_a_bits_corrupt,
|
|
auto_buffer_out_d_ready,
|
|
input auto_buffer_out_d_valid,
|
|
input [2:0] auto_buffer_out_d_bits_opcode,
|
|
input [1:0] auto_buffer_out_d_bits_param,
|
|
input [3:0] auto_buffer_out_d_bits_size,
|
|
input auto_buffer_out_d_bits_source,
|
|
auto_buffer_out_d_bits_sink,
|
|
auto_buffer_out_d_bits_denied,
|
|
input [63:0] auto_buffer_out_d_bits_data,
|
|
input auto_buffer_out_d_bits_corrupt,
|
|
output auto_wfi_out_0,
|
|
input auto_int_local_in_2_0,
|
|
auto_int_local_in_1_0,
|
|
auto_int_local_in_1_1,
|
|
auto_int_local_in_0_0
|
|
);
|
|
|
|
wire _core_io_imem_might_request;
|
|
wire _core_io_imem_req_valid;
|
|
wire [33:0] _core_io_imem_req_bits_pc;
|
|
wire _core_io_imem_req_bits_speculative;
|
|
wire _core_io_imem_resp_ready;
|
|
wire _core_io_imem_btb_update_valid;
|
|
wire _core_io_imem_bht_update_valid;
|
|
wire _core_io_imem_flush_icache;
|
|
wire _core_io_dmem_req_valid;
|
|
wire [33:0] _core_io_dmem_req_bits_addr;
|
|
wire [6:0] _core_io_dmem_req_bits_tag;
|
|
wire [4:0] _core_io_dmem_req_bits_cmd;
|
|
wire [1:0] _core_io_dmem_req_bits_size;
|
|
wire _core_io_dmem_req_bits_signed;
|
|
wire _core_io_dmem_s1_kill;
|
|
wire [63:0] _core_io_dmem_s1_data_data;
|
|
wire _core_io_ptw_status_debug;
|
|
wire _core_io_ptw_pmp_0_cfg_l;
|
|
wire [1:0] _core_io_ptw_pmp_0_cfg_a;
|
|
wire _core_io_ptw_pmp_0_cfg_x;
|
|
wire _core_io_ptw_pmp_0_cfg_w;
|
|
wire _core_io_ptw_pmp_0_cfg_r;
|
|
wire [29:0] _core_io_ptw_pmp_0_addr;
|
|
wire [31:0] _core_io_ptw_pmp_0_mask;
|
|
wire _core_io_ptw_pmp_1_cfg_l;
|
|
wire [1:0] _core_io_ptw_pmp_1_cfg_a;
|
|
wire _core_io_ptw_pmp_1_cfg_x;
|
|
wire _core_io_ptw_pmp_1_cfg_w;
|
|
wire _core_io_ptw_pmp_1_cfg_r;
|
|
wire [29:0] _core_io_ptw_pmp_1_addr;
|
|
wire [31:0] _core_io_ptw_pmp_1_mask;
|
|
wire _core_io_ptw_pmp_2_cfg_l;
|
|
wire [1:0] _core_io_ptw_pmp_2_cfg_a;
|
|
wire _core_io_ptw_pmp_2_cfg_x;
|
|
wire _core_io_ptw_pmp_2_cfg_w;
|
|
wire _core_io_ptw_pmp_2_cfg_r;
|
|
wire [29:0] _core_io_ptw_pmp_2_addr;
|
|
wire [31:0] _core_io_ptw_pmp_2_mask;
|
|
wire _core_io_ptw_pmp_3_cfg_l;
|
|
wire [1:0] _core_io_ptw_pmp_3_cfg_a;
|
|
wire _core_io_ptw_pmp_3_cfg_x;
|
|
wire _core_io_ptw_pmp_3_cfg_w;
|
|
wire _core_io_ptw_pmp_3_cfg_r;
|
|
wire [29:0] _core_io_ptw_pmp_3_addr;
|
|
wire [31:0] _core_io_ptw_pmp_3_mask;
|
|
wire _core_io_ptw_pmp_4_cfg_l;
|
|
wire [1:0] _core_io_ptw_pmp_4_cfg_a;
|
|
wire _core_io_ptw_pmp_4_cfg_x;
|
|
wire _core_io_ptw_pmp_4_cfg_w;
|
|
wire _core_io_ptw_pmp_4_cfg_r;
|
|
wire [29:0] _core_io_ptw_pmp_4_addr;
|
|
wire [31:0] _core_io_ptw_pmp_4_mask;
|
|
wire _core_io_ptw_pmp_5_cfg_l;
|
|
wire [1:0] _core_io_ptw_pmp_5_cfg_a;
|
|
wire _core_io_ptw_pmp_5_cfg_x;
|
|
wire _core_io_ptw_pmp_5_cfg_w;
|
|
wire _core_io_ptw_pmp_5_cfg_r;
|
|
wire [29:0] _core_io_ptw_pmp_5_addr;
|
|
wire [31:0] _core_io_ptw_pmp_5_mask;
|
|
wire _core_io_ptw_pmp_6_cfg_l;
|
|
wire [1:0] _core_io_ptw_pmp_6_cfg_a;
|
|
wire _core_io_ptw_pmp_6_cfg_x;
|
|
wire _core_io_ptw_pmp_6_cfg_w;
|
|
wire _core_io_ptw_pmp_6_cfg_r;
|
|
wire [29:0] _core_io_ptw_pmp_6_addr;
|
|
wire [31:0] _core_io_ptw_pmp_6_mask;
|
|
wire _core_io_ptw_pmp_7_cfg_l;
|
|
wire [1:0] _core_io_ptw_pmp_7_cfg_a;
|
|
wire _core_io_ptw_pmp_7_cfg_x;
|
|
wire _core_io_ptw_pmp_7_cfg_w;
|
|
wire _core_io_ptw_pmp_7_cfg_r;
|
|
wire [29:0] _core_io_ptw_pmp_7_addr;
|
|
wire [31:0] _core_io_ptw_pmp_7_mask;
|
|
wire [63:0] _core_io_ptw_customCSRs_csrs_0_value;
|
|
wire [31:0] _core_io_fpu_inst;
|
|
wire [63:0] _core_io_fpu_fromint_data;
|
|
wire [2:0] _core_io_fpu_fcsr_rm;
|
|
wire _core_io_fpu_ll_resp_val;
|
|
wire [2:0] _core_io_fpu_ll_resp_type;
|
|
wire [4:0] _core_io_fpu_ll_resp_tag;
|
|
wire [63:0] _core_io_fpu_ll_resp_data;
|
|
wire _core_io_fpu_valid;
|
|
wire _core_io_fpu_killx;
|
|
wire _core_io_fpu_killm;
|
|
wire _core_io_wfi;
|
|
wire _ptw_io_requestor_0_status_debug;
|
|
wire _ptw_io_requestor_0_pmp_0_cfg_l;
|
|
wire [1:0] _ptw_io_requestor_0_pmp_0_cfg_a;
|
|
wire _ptw_io_requestor_0_pmp_0_cfg_w;
|
|
wire _ptw_io_requestor_0_pmp_0_cfg_r;
|
|
wire [29:0] _ptw_io_requestor_0_pmp_0_addr;
|
|
wire [31:0] _ptw_io_requestor_0_pmp_0_mask;
|
|
wire _ptw_io_requestor_0_pmp_1_cfg_l;
|
|
wire [1:0] _ptw_io_requestor_0_pmp_1_cfg_a;
|
|
wire _ptw_io_requestor_0_pmp_1_cfg_w;
|
|
wire _ptw_io_requestor_0_pmp_1_cfg_r;
|
|
wire [29:0] _ptw_io_requestor_0_pmp_1_addr;
|
|
wire [31:0] _ptw_io_requestor_0_pmp_1_mask;
|
|
wire _ptw_io_requestor_0_pmp_2_cfg_l;
|
|
wire [1:0] _ptw_io_requestor_0_pmp_2_cfg_a;
|
|
wire _ptw_io_requestor_0_pmp_2_cfg_w;
|
|
wire _ptw_io_requestor_0_pmp_2_cfg_r;
|
|
wire [29:0] _ptw_io_requestor_0_pmp_2_addr;
|
|
wire [31:0] _ptw_io_requestor_0_pmp_2_mask;
|
|
wire _ptw_io_requestor_0_pmp_3_cfg_l;
|
|
wire [1:0] _ptw_io_requestor_0_pmp_3_cfg_a;
|
|
wire _ptw_io_requestor_0_pmp_3_cfg_w;
|
|
wire _ptw_io_requestor_0_pmp_3_cfg_r;
|
|
wire [29:0] _ptw_io_requestor_0_pmp_3_addr;
|
|
wire [31:0] _ptw_io_requestor_0_pmp_3_mask;
|
|
wire _ptw_io_requestor_0_pmp_4_cfg_l;
|
|
wire [1:0] _ptw_io_requestor_0_pmp_4_cfg_a;
|
|
wire _ptw_io_requestor_0_pmp_4_cfg_w;
|
|
wire _ptw_io_requestor_0_pmp_4_cfg_r;
|
|
wire [29:0] _ptw_io_requestor_0_pmp_4_addr;
|
|
wire [31:0] _ptw_io_requestor_0_pmp_4_mask;
|
|
wire _ptw_io_requestor_0_pmp_5_cfg_l;
|
|
wire [1:0] _ptw_io_requestor_0_pmp_5_cfg_a;
|
|
wire _ptw_io_requestor_0_pmp_5_cfg_w;
|
|
wire _ptw_io_requestor_0_pmp_5_cfg_r;
|
|
wire [29:0] _ptw_io_requestor_0_pmp_5_addr;
|
|
wire [31:0] _ptw_io_requestor_0_pmp_5_mask;
|
|
wire _ptw_io_requestor_0_pmp_6_cfg_l;
|
|
wire [1:0] _ptw_io_requestor_0_pmp_6_cfg_a;
|
|
wire _ptw_io_requestor_0_pmp_6_cfg_w;
|
|
wire _ptw_io_requestor_0_pmp_6_cfg_r;
|
|
wire [29:0] _ptw_io_requestor_0_pmp_6_addr;
|
|
wire [31:0] _ptw_io_requestor_0_pmp_6_mask;
|
|
wire _ptw_io_requestor_0_pmp_7_cfg_l;
|
|
wire [1:0] _ptw_io_requestor_0_pmp_7_cfg_a;
|
|
wire _ptw_io_requestor_0_pmp_7_cfg_w;
|
|
wire _ptw_io_requestor_0_pmp_7_cfg_r;
|
|
wire [29:0] _ptw_io_requestor_0_pmp_7_addr;
|
|
wire [31:0] _ptw_io_requestor_0_pmp_7_mask;
|
|
wire _ptw_io_requestor_1_status_debug;
|
|
wire _ptw_io_requestor_1_pmp_0_cfg_l;
|
|
wire [1:0] _ptw_io_requestor_1_pmp_0_cfg_a;
|
|
wire _ptw_io_requestor_1_pmp_0_cfg_x;
|
|
wire [29:0] _ptw_io_requestor_1_pmp_0_addr;
|
|
wire [31:0] _ptw_io_requestor_1_pmp_0_mask;
|
|
wire _ptw_io_requestor_1_pmp_1_cfg_l;
|
|
wire [1:0] _ptw_io_requestor_1_pmp_1_cfg_a;
|
|
wire _ptw_io_requestor_1_pmp_1_cfg_x;
|
|
wire [29:0] _ptw_io_requestor_1_pmp_1_addr;
|
|
wire [31:0] _ptw_io_requestor_1_pmp_1_mask;
|
|
wire _ptw_io_requestor_1_pmp_2_cfg_l;
|
|
wire [1:0] _ptw_io_requestor_1_pmp_2_cfg_a;
|
|
wire _ptw_io_requestor_1_pmp_2_cfg_x;
|
|
wire [29:0] _ptw_io_requestor_1_pmp_2_addr;
|
|
wire [31:0] _ptw_io_requestor_1_pmp_2_mask;
|
|
wire _ptw_io_requestor_1_pmp_3_cfg_l;
|
|
wire [1:0] _ptw_io_requestor_1_pmp_3_cfg_a;
|
|
wire _ptw_io_requestor_1_pmp_3_cfg_x;
|
|
wire [29:0] _ptw_io_requestor_1_pmp_3_addr;
|
|
wire [31:0] _ptw_io_requestor_1_pmp_3_mask;
|
|
wire _ptw_io_requestor_1_pmp_4_cfg_l;
|
|
wire [1:0] _ptw_io_requestor_1_pmp_4_cfg_a;
|
|
wire _ptw_io_requestor_1_pmp_4_cfg_x;
|
|
wire [29:0] _ptw_io_requestor_1_pmp_4_addr;
|
|
wire [31:0] _ptw_io_requestor_1_pmp_4_mask;
|
|
wire _ptw_io_requestor_1_pmp_5_cfg_l;
|
|
wire [1:0] _ptw_io_requestor_1_pmp_5_cfg_a;
|
|
wire _ptw_io_requestor_1_pmp_5_cfg_x;
|
|
wire [29:0] _ptw_io_requestor_1_pmp_5_addr;
|
|
wire [31:0] _ptw_io_requestor_1_pmp_5_mask;
|
|
wire _ptw_io_requestor_1_pmp_6_cfg_l;
|
|
wire [1:0] _ptw_io_requestor_1_pmp_6_cfg_a;
|
|
wire _ptw_io_requestor_1_pmp_6_cfg_x;
|
|
wire [29:0] _ptw_io_requestor_1_pmp_6_addr;
|
|
wire [31:0] _ptw_io_requestor_1_pmp_6_mask;
|
|
wire _ptw_io_requestor_1_pmp_7_cfg_l;
|
|
wire [1:0] _ptw_io_requestor_1_pmp_7_cfg_a;
|
|
wire _ptw_io_requestor_1_pmp_7_cfg_x;
|
|
wire [29:0] _ptw_io_requestor_1_pmp_7_addr;
|
|
wire [31:0] _ptw_io_requestor_1_pmp_7_mask;
|
|
wire [63:0] _ptw_io_requestor_1_customCSRs_csrs_0_value;
|
|
wire _dcacheArb_io_requestor_0_req_ready;
|
|
wire _dcacheArb_io_requestor_0_s2_nack;
|
|
wire _dcacheArb_io_requestor_0_resp_valid;
|
|
wire [6:0] _dcacheArb_io_requestor_0_resp_bits_tag;
|
|
wire [1:0] _dcacheArb_io_requestor_0_resp_bits_size;
|
|
wire [63:0] _dcacheArb_io_requestor_0_resp_bits_data;
|
|
wire _dcacheArb_io_requestor_0_resp_bits_replay;
|
|
wire _dcacheArb_io_requestor_0_resp_bits_has_data;
|
|
wire [63:0] _dcacheArb_io_requestor_0_resp_bits_data_word_bypass;
|
|
wire _dcacheArb_io_requestor_0_replay_next;
|
|
wire _dcacheArb_io_requestor_0_s2_xcpt_ma_ld;
|
|
wire _dcacheArb_io_requestor_0_s2_xcpt_ma_st;
|
|
wire _dcacheArb_io_requestor_0_s2_xcpt_pf_ld;
|
|
wire _dcacheArb_io_requestor_0_s2_xcpt_pf_st;
|
|
wire _dcacheArb_io_requestor_0_s2_xcpt_ae_ld;
|
|
wire _dcacheArb_io_requestor_0_s2_xcpt_ae_st;
|
|
wire _dcacheArb_io_requestor_0_ordered;
|
|
wire _dcacheArb_io_requestor_0_perf_grant;
|
|
wire _dcacheArb_io_requestor_1_req_ready;
|
|
wire _dcacheArb_io_requestor_1_s2_nack;
|
|
wire _dcacheArb_io_requestor_1_resp_valid;
|
|
wire [63:0] _dcacheArb_io_requestor_1_resp_bits_data_raw;
|
|
wire _dcacheArb_io_mem_req_valid;
|
|
wire [33:0] _dcacheArb_io_mem_req_bits_addr;
|
|
wire [6:0] _dcacheArb_io_mem_req_bits_tag;
|
|
wire [4:0] _dcacheArb_io_mem_req_bits_cmd;
|
|
wire [1:0] _dcacheArb_io_mem_req_bits_size;
|
|
wire _dcacheArb_io_mem_req_bits_signed;
|
|
wire [1:0] _dcacheArb_io_mem_req_bits_dprv;
|
|
wire _dcacheArb_io_mem_req_bits_no_xcpt;
|
|
wire _dcacheArb_io_mem_s1_kill;
|
|
wire [63:0] _dcacheArb_io_mem_s1_data_data;
|
|
wire [7:0] _dcacheArb_io_mem_s1_data_mask;
|
|
wire _fpuOpt_io_fcsr_flags_valid;
|
|
wire [4:0] _fpuOpt_io_fcsr_flags_bits;
|
|
wire [63:0] _fpuOpt_io_store_data;
|
|
wire [63:0] _fpuOpt_io_toint_data;
|
|
wire _fpuOpt_io_fcsr_rdy;
|
|
wire _fpuOpt_io_nack_mem;
|
|
wire _fpuOpt_io_illegal_rm;
|
|
wire _fpuOpt_io_dec_wen;
|
|
wire _fpuOpt_io_dec_ren1;
|
|
wire _fpuOpt_io_dec_ren2;
|
|
wire _fpuOpt_io_dec_ren3;
|
|
wire _fpuOpt_io_sboard_set;
|
|
wire _fpuOpt_io_sboard_clr;
|
|
wire [4:0] _fpuOpt_io_sboard_clra;
|
|
wire _buffer_1_auto_out_a_valid;
|
|
wire [2:0] _buffer_1_auto_out_a_bits_opcode;
|
|
wire [2:0] _buffer_1_auto_out_a_bits_param;
|
|
wire [2:0] _buffer_1_auto_out_a_bits_size;
|
|
wire [1:0] _buffer_1_auto_out_a_bits_source;
|
|
wire [31:0] _buffer_1_auto_out_a_bits_address;
|
|
wire [7:0] _buffer_1_auto_out_a_bits_mask;
|
|
wire [63:0] _buffer_1_auto_out_a_bits_data;
|
|
wire _buffer_1_auto_out_d_ready;
|
|
wire _buffer_auto_in_a_ready;
|
|
wire _buffer_auto_in_d_valid;
|
|
wire [2:0] _buffer_auto_in_d_bits_opcode;
|
|
wire [1:0] _buffer_auto_in_d_bits_param;
|
|
wire [3:0] _buffer_auto_in_d_bits_size;
|
|
wire _buffer_auto_in_d_bits_source;
|
|
wire _buffer_auto_in_d_bits_sink;
|
|
wire _buffer_auto_in_d_bits_denied;
|
|
wire [63:0] _buffer_auto_in_d_bits_data;
|
|
wire _buffer_auto_in_d_bits_corrupt;
|
|
wire _fragmenter_1_auto_anon_in_a_ready;
|
|
wire _fragmenter_1_auto_anon_in_d_valid;
|
|
wire [2:0] _fragmenter_1_auto_anon_in_d_bits_opcode;
|
|
wire [2:0] _fragmenter_1_auto_anon_in_d_bits_size;
|
|
wire [1:0] _fragmenter_1_auto_anon_in_d_bits_source;
|
|
wire [63:0] _fragmenter_1_auto_anon_in_d_bits_data;
|
|
wire _fragmenter_1_auto_anon_out_a_valid;
|
|
wire [2:0] _fragmenter_1_auto_anon_out_a_bits_opcode;
|
|
wire [2:0] _fragmenter_1_auto_anon_out_a_bits_param;
|
|
wire [1:0] _fragmenter_1_auto_anon_out_a_bits_size;
|
|
wire [6:0] _fragmenter_1_auto_anon_out_a_bits_source;
|
|
wire [31:0] _fragmenter_1_auto_anon_out_a_bits_address;
|
|
wire [7:0] _fragmenter_1_auto_anon_out_a_bits_mask;
|
|
wire [63:0] _fragmenter_1_auto_anon_out_a_bits_data;
|
|
wire _fragmenter_1_auto_anon_out_d_ready;
|
|
wire _dtim_adapter_auto_in_a_ready;
|
|
wire _dtim_adapter_auto_in_d_valid;
|
|
wire [2:0] _dtim_adapter_auto_in_d_bits_opcode;
|
|
wire [1:0] _dtim_adapter_auto_in_d_bits_size;
|
|
wire [6:0] _dtim_adapter_auto_in_d_bits_source;
|
|
wire [63:0] _dtim_adapter_auto_in_d_bits_data;
|
|
wire _dtim_adapter_io_dmem_req_valid;
|
|
wire [33:0] _dtim_adapter_io_dmem_req_bits_addr;
|
|
wire [4:0] _dtim_adapter_io_dmem_req_bits_cmd;
|
|
wire [1:0] _dtim_adapter_io_dmem_req_bits_size;
|
|
wire _dtim_adapter_io_dmem_s1_kill;
|
|
wire [63:0] _dtim_adapter_io_dmem_s1_data_data;
|
|
wire [7:0] _dtim_adapter_io_dmem_s1_data_mask;
|
|
wire _widget_1_auto_anon_in_a_ready;
|
|
wire _widget_1_auto_anon_in_d_valid;
|
|
wire [2:0] _widget_1_auto_anon_in_d_bits_opcode;
|
|
wire [3:0] _widget_1_auto_anon_in_d_bits_size;
|
|
wire [63:0] _widget_1_auto_anon_in_d_bits_data;
|
|
wire _widget_1_auto_anon_in_d_bits_corrupt;
|
|
wire _widget_1_auto_anon_out_a_valid;
|
|
wire [2:0] _widget_1_auto_anon_out_a_bits_opcode;
|
|
wire [2:0] _widget_1_auto_anon_out_a_bits_param;
|
|
wire [3:0] _widget_1_auto_anon_out_a_bits_size;
|
|
wire _widget_1_auto_anon_out_a_bits_source;
|
|
wire [31:0] _widget_1_auto_anon_out_a_bits_address;
|
|
wire _widget_1_auto_anon_out_a_bits_user_amba_prot_bufferable;
|
|
wire _widget_1_auto_anon_out_a_bits_user_amba_prot_modifiable;
|
|
wire _widget_1_auto_anon_out_a_bits_user_amba_prot_readalloc;
|
|
wire _widget_1_auto_anon_out_a_bits_user_amba_prot_writealloc;
|
|
wire _widget_1_auto_anon_out_a_bits_user_amba_prot_privileged;
|
|
wire _widget_1_auto_anon_out_a_bits_user_amba_prot_secure;
|
|
wire _widget_1_auto_anon_out_a_bits_user_amba_prot_fetch;
|
|
wire [7:0] _widget_1_auto_anon_out_a_bits_mask;
|
|
wire [63:0] _widget_1_auto_anon_out_a_bits_data;
|
|
wire _widget_1_auto_anon_out_a_bits_corrupt;
|
|
wire _widget_1_auto_anon_out_d_ready;
|
|
wire _frontend_auto_icache_master_out_a_valid;
|
|
wire [31:0] _frontend_auto_icache_master_out_a_bits_address;
|
|
wire _frontend_auto_icache_master_out_a_bits_user_amba_prot_readalloc;
|
|
wire _frontend_auto_icache_master_out_a_bits_user_amba_prot_writealloc;
|
|
wire _frontend_io_cpu_resp_valid;
|
|
wire [33:0] _frontend_io_cpu_resp_bits_pc;
|
|
wire [31:0] _frontend_io_cpu_resp_bits_data;
|
|
wire _frontend_io_cpu_resp_bits_xcpt_pf_inst;
|
|
wire _frontend_io_cpu_resp_bits_xcpt_gf_inst;
|
|
wire _frontend_io_cpu_resp_bits_xcpt_ae_inst;
|
|
wire _frontend_io_cpu_resp_bits_replay;
|
|
wire _dcache_auto_out_a_valid;
|
|
wire [2:0] _dcache_auto_out_a_bits_opcode;
|
|
wire [2:0] _dcache_auto_out_a_bits_param;
|
|
wire [3:0] _dcache_auto_out_a_bits_size;
|
|
wire [31:0] _dcache_auto_out_a_bits_address;
|
|
wire _dcache_auto_out_a_bits_user_amba_prot_bufferable;
|
|
wire _dcache_auto_out_a_bits_user_amba_prot_modifiable;
|
|
wire _dcache_auto_out_a_bits_user_amba_prot_readalloc;
|
|
wire _dcache_auto_out_a_bits_user_amba_prot_writealloc;
|
|
wire _dcache_auto_out_a_bits_user_amba_prot_privileged;
|
|
wire [7:0] _dcache_auto_out_a_bits_mask;
|
|
wire [63:0] _dcache_auto_out_a_bits_data;
|
|
wire _dcache_auto_out_d_ready;
|
|
wire _dcache_io_cpu_req_ready;
|
|
wire _dcache_io_cpu_s2_nack;
|
|
wire _dcache_io_cpu_resp_valid;
|
|
wire [6:0] _dcache_io_cpu_resp_bits_tag;
|
|
wire [1:0] _dcache_io_cpu_resp_bits_size;
|
|
wire [63:0] _dcache_io_cpu_resp_bits_data;
|
|
wire _dcache_io_cpu_resp_bits_replay;
|
|
wire _dcache_io_cpu_resp_bits_has_data;
|
|
wire [63:0] _dcache_io_cpu_resp_bits_data_word_bypass;
|
|
wire [63:0] _dcache_io_cpu_resp_bits_data_raw;
|
|
wire _dcache_io_cpu_replay_next;
|
|
wire _dcache_io_cpu_s2_xcpt_ma_ld;
|
|
wire _dcache_io_cpu_s2_xcpt_ma_st;
|
|
wire _dcache_io_cpu_s2_xcpt_pf_ld;
|
|
wire _dcache_io_cpu_s2_xcpt_pf_st;
|
|
wire _dcache_io_cpu_s2_xcpt_ae_ld;
|
|
wire _dcache_io_cpu_s2_xcpt_ae_st;
|
|
wire _dcache_io_cpu_ordered;
|
|
wire _dcache_io_cpu_perf_grant;
|
|
wire _widget_auto_anon_in_a_ready;
|
|
wire _widget_auto_anon_in_d_valid;
|
|
wire [2:0] _widget_auto_anon_in_d_bits_opcode;
|
|
wire [3:0] _widget_auto_anon_in_d_bits_size;
|
|
wire _widget_auto_anon_in_d_bits_denied;
|
|
wire [63:0] _widget_auto_anon_in_d_bits_data;
|
|
wire _widget_auto_anon_out_a_valid;
|
|
wire [2:0] _widget_auto_anon_out_a_bits_opcode;
|
|
wire [2:0] _widget_auto_anon_out_a_bits_param;
|
|
wire [3:0] _widget_auto_anon_out_a_bits_size;
|
|
wire [31:0] _widget_auto_anon_out_a_bits_address;
|
|
wire _widget_auto_anon_out_a_bits_user_amba_prot_bufferable;
|
|
wire _widget_auto_anon_out_a_bits_user_amba_prot_modifiable;
|
|
wire _widget_auto_anon_out_a_bits_user_amba_prot_readalloc;
|
|
wire _widget_auto_anon_out_a_bits_user_amba_prot_writealloc;
|
|
wire _widget_auto_anon_out_a_bits_user_amba_prot_privileged;
|
|
wire _widget_auto_anon_out_a_bits_user_amba_prot_secure;
|
|
wire _widget_auto_anon_out_a_bits_user_amba_prot_fetch;
|
|
wire [7:0] _widget_auto_anon_out_a_bits_mask;
|
|
wire [63:0] _widget_auto_anon_out_a_bits_data;
|
|
wire _widget_auto_anon_out_a_bits_corrupt;
|
|
wire _widget_auto_anon_out_d_ready;
|
|
wire _intXbar_auto_anon_out_0;
|
|
wire _intXbar_auto_anon_out_1;
|
|
wire _intXbar_auto_anon_out_2;
|
|
wire _intXbar_auto_anon_out_3;
|
|
wire _tlSlaveXbar_auto_anon_in_a_ready;
|
|
wire _tlSlaveXbar_auto_anon_in_d_valid;
|
|
wire [2:0] _tlSlaveXbar_auto_anon_in_d_bits_opcode;
|
|
wire [2:0] _tlSlaveXbar_auto_anon_in_d_bits_size;
|
|
wire [1:0] _tlSlaveXbar_auto_anon_in_d_bits_source;
|
|
wire [63:0] _tlSlaveXbar_auto_anon_in_d_bits_data;
|
|
wire _tlSlaveXbar_auto_anon_out_a_valid;
|
|
wire [2:0] _tlSlaveXbar_auto_anon_out_a_bits_opcode;
|
|
wire [2:0] _tlSlaveXbar_auto_anon_out_a_bits_param;
|
|
wire [2:0] _tlSlaveXbar_auto_anon_out_a_bits_size;
|
|
wire [1:0] _tlSlaveXbar_auto_anon_out_a_bits_source;
|
|
wire [31:0] _tlSlaveXbar_auto_anon_out_a_bits_address;
|
|
wire [7:0] _tlSlaveXbar_auto_anon_out_a_bits_mask;
|
|
wire [63:0] _tlSlaveXbar_auto_anon_out_a_bits_data;
|
|
wire _tlSlaveXbar_auto_anon_out_d_ready;
|
|
wire _tlMasterXbar_auto_anon_in_1_a_ready;
|
|
wire _tlMasterXbar_auto_anon_in_1_d_valid;
|
|
wire [2:0] _tlMasterXbar_auto_anon_in_1_d_bits_opcode;
|
|
wire [1:0] _tlMasterXbar_auto_anon_in_1_d_bits_param;
|
|
wire [3:0] _tlMasterXbar_auto_anon_in_1_d_bits_size;
|
|
wire _tlMasterXbar_auto_anon_in_1_d_bits_sink;
|
|
wire _tlMasterXbar_auto_anon_in_1_d_bits_denied;
|
|
wire [63:0] _tlMasterXbar_auto_anon_in_1_d_bits_data;
|
|
wire _tlMasterXbar_auto_anon_in_1_d_bits_corrupt;
|
|
wire _tlMasterXbar_auto_anon_in_0_a_ready;
|
|
wire _tlMasterXbar_auto_anon_in_0_d_valid;
|
|
wire [2:0] _tlMasterXbar_auto_anon_in_0_d_bits_opcode;
|
|
wire [1:0] _tlMasterXbar_auto_anon_in_0_d_bits_param;
|
|
wire [3:0] _tlMasterXbar_auto_anon_in_0_d_bits_size;
|
|
wire _tlMasterXbar_auto_anon_in_0_d_bits_sink;
|
|
wire _tlMasterXbar_auto_anon_in_0_d_bits_denied;
|
|
wire [63:0] _tlMasterXbar_auto_anon_in_0_d_bits_data;
|
|
wire _tlMasterXbar_auto_anon_in_0_d_bits_corrupt;
|
|
wire _tlMasterXbar_auto_anon_out_a_valid;
|
|
wire [2:0] _tlMasterXbar_auto_anon_out_a_bits_opcode;
|
|
wire [2:0] _tlMasterXbar_auto_anon_out_a_bits_param;
|
|
wire [3:0] _tlMasterXbar_auto_anon_out_a_bits_size;
|
|
wire _tlMasterXbar_auto_anon_out_a_bits_source;
|
|
wire [31:0] _tlMasterXbar_auto_anon_out_a_bits_address;
|
|
wire _tlMasterXbar_auto_anon_out_a_bits_user_amba_prot_bufferable;
|
|
wire _tlMasterXbar_auto_anon_out_a_bits_user_amba_prot_modifiable;
|
|
wire _tlMasterXbar_auto_anon_out_a_bits_user_amba_prot_readalloc;
|
|
wire _tlMasterXbar_auto_anon_out_a_bits_user_amba_prot_writealloc;
|
|
wire _tlMasterXbar_auto_anon_out_a_bits_user_amba_prot_privileged;
|
|
wire _tlMasterXbar_auto_anon_out_a_bits_user_amba_prot_secure;
|
|
wire _tlMasterXbar_auto_anon_out_a_bits_user_amba_prot_fetch;
|
|
wire [7:0] _tlMasterXbar_auto_anon_out_a_bits_mask;
|
|
wire [63:0] _tlMasterXbar_auto_anon_out_a_bits_data;
|
|
wire _tlMasterXbar_auto_anon_out_a_bits_corrupt;
|
|
wire _tlMasterXbar_auto_anon_out_d_ready;
|
|
reg wfiNodeOut_0_REG;
|
|
always @(posedge clock) begin
|
|
if (reset)
|
|
wfiNodeOut_0_REG <= 1'h0;
|
|
else
|
|
wfiNodeOut_0_REG <= _core_io_wfi;
|
|
end // always @(posedge)
|
|
TLXbar_MasterXbar_RocketTile_i2_o1_a32d64s1k1z4u tlMasterXbar (
|
|
.clock (clock),
|
|
.reset (reset),
|
|
.auto_anon_in_1_a_ready
|
|
(_tlMasterXbar_auto_anon_in_1_a_ready),
|
|
.auto_anon_in_1_a_valid (_widget_1_auto_anon_out_a_valid),
|
|
.auto_anon_in_1_a_bits_opcode
|
|
(_widget_1_auto_anon_out_a_bits_opcode),
|
|
.auto_anon_in_1_a_bits_param
|
|
(_widget_1_auto_anon_out_a_bits_param),
|
|
.auto_anon_in_1_a_bits_size
|
|
(_widget_1_auto_anon_out_a_bits_size),
|
|
.auto_anon_in_1_a_bits_source
|
|
(_widget_1_auto_anon_out_a_bits_source),
|
|
.auto_anon_in_1_a_bits_address
|
|
(_widget_1_auto_anon_out_a_bits_address),
|
|
.auto_anon_in_1_a_bits_user_amba_prot_bufferable
|
|
(_widget_1_auto_anon_out_a_bits_user_amba_prot_bufferable),
|
|
.auto_anon_in_1_a_bits_user_amba_prot_modifiable
|
|
(_widget_1_auto_anon_out_a_bits_user_amba_prot_modifiable),
|
|
.auto_anon_in_1_a_bits_user_amba_prot_readalloc
|
|
(_widget_1_auto_anon_out_a_bits_user_amba_prot_readalloc),
|
|
.auto_anon_in_1_a_bits_user_amba_prot_writealloc
|
|
(_widget_1_auto_anon_out_a_bits_user_amba_prot_writealloc),
|
|
.auto_anon_in_1_a_bits_user_amba_prot_privileged
|
|
(_widget_1_auto_anon_out_a_bits_user_amba_prot_privileged),
|
|
.auto_anon_in_1_a_bits_user_amba_prot_secure
|
|
(_widget_1_auto_anon_out_a_bits_user_amba_prot_secure),
|
|
.auto_anon_in_1_a_bits_user_amba_prot_fetch
|
|
(_widget_1_auto_anon_out_a_bits_user_amba_prot_fetch),
|
|
.auto_anon_in_1_a_bits_mask
|
|
(_widget_1_auto_anon_out_a_bits_mask),
|
|
.auto_anon_in_1_a_bits_data
|
|
(_widget_1_auto_anon_out_a_bits_data),
|
|
.auto_anon_in_1_a_bits_corrupt
|
|
(_widget_1_auto_anon_out_a_bits_corrupt),
|
|
.auto_anon_in_1_d_ready (_widget_1_auto_anon_out_d_ready),
|
|
.auto_anon_in_1_d_valid
|
|
(_tlMasterXbar_auto_anon_in_1_d_valid),
|
|
.auto_anon_in_1_d_bits_opcode
|
|
(_tlMasterXbar_auto_anon_in_1_d_bits_opcode),
|
|
.auto_anon_in_1_d_bits_param
|
|
(_tlMasterXbar_auto_anon_in_1_d_bits_param),
|
|
.auto_anon_in_1_d_bits_size
|
|
(_tlMasterXbar_auto_anon_in_1_d_bits_size),
|
|
.auto_anon_in_1_d_bits_sink
|
|
(_tlMasterXbar_auto_anon_in_1_d_bits_sink),
|
|
.auto_anon_in_1_d_bits_denied
|
|
(_tlMasterXbar_auto_anon_in_1_d_bits_denied),
|
|
.auto_anon_in_1_d_bits_data
|
|
(_tlMasterXbar_auto_anon_in_1_d_bits_data),
|
|
.auto_anon_in_1_d_bits_corrupt
|
|
(_tlMasterXbar_auto_anon_in_1_d_bits_corrupt),
|
|
.auto_anon_in_0_a_ready
|
|
(_tlMasterXbar_auto_anon_in_0_a_ready),
|
|
.auto_anon_in_0_a_valid (_widget_auto_anon_out_a_valid),
|
|
.auto_anon_in_0_a_bits_opcode
|
|
(_widget_auto_anon_out_a_bits_opcode),
|
|
.auto_anon_in_0_a_bits_param (_widget_auto_anon_out_a_bits_param),
|
|
.auto_anon_in_0_a_bits_size (_widget_auto_anon_out_a_bits_size),
|
|
.auto_anon_in_0_a_bits_address
|
|
(_widget_auto_anon_out_a_bits_address),
|
|
.auto_anon_in_0_a_bits_user_amba_prot_bufferable
|
|
(_widget_auto_anon_out_a_bits_user_amba_prot_bufferable),
|
|
.auto_anon_in_0_a_bits_user_amba_prot_modifiable
|
|
(_widget_auto_anon_out_a_bits_user_amba_prot_modifiable),
|
|
.auto_anon_in_0_a_bits_user_amba_prot_readalloc
|
|
(_widget_auto_anon_out_a_bits_user_amba_prot_readalloc),
|
|
.auto_anon_in_0_a_bits_user_amba_prot_writealloc
|
|
(_widget_auto_anon_out_a_bits_user_amba_prot_writealloc),
|
|
.auto_anon_in_0_a_bits_user_amba_prot_privileged
|
|
(_widget_auto_anon_out_a_bits_user_amba_prot_privileged),
|
|
.auto_anon_in_0_a_bits_user_amba_prot_secure
|
|
(_widget_auto_anon_out_a_bits_user_amba_prot_secure),
|
|
.auto_anon_in_0_a_bits_user_amba_prot_fetch
|
|
(_widget_auto_anon_out_a_bits_user_amba_prot_fetch),
|
|
.auto_anon_in_0_a_bits_mask (_widget_auto_anon_out_a_bits_mask),
|
|
.auto_anon_in_0_a_bits_data (_widget_auto_anon_out_a_bits_data),
|
|
.auto_anon_in_0_a_bits_corrupt
|
|
(_widget_auto_anon_out_a_bits_corrupt),
|
|
.auto_anon_in_0_d_ready (_widget_auto_anon_out_d_ready),
|
|
.auto_anon_in_0_d_valid
|
|
(_tlMasterXbar_auto_anon_in_0_d_valid),
|
|
.auto_anon_in_0_d_bits_opcode
|
|
(_tlMasterXbar_auto_anon_in_0_d_bits_opcode),
|
|
.auto_anon_in_0_d_bits_param
|
|
(_tlMasterXbar_auto_anon_in_0_d_bits_param),
|
|
.auto_anon_in_0_d_bits_size
|
|
(_tlMasterXbar_auto_anon_in_0_d_bits_size),
|
|
.auto_anon_in_0_d_bits_sink
|
|
(_tlMasterXbar_auto_anon_in_0_d_bits_sink),
|
|
.auto_anon_in_0_d_bits_denied
|
|
(_tlMasterXbar_auto_anon_in_0_d_bits_denied),
|
|
.auto_anon_in_0_d_bits_data
|
|
(_tlMasterXbar_auto_anon_in_0_d_bits_data),
|
|
.auto_anon_in_0_d_bits_corrupt
|
|
(_tlMasterXbar_auto_anon_in_0_d_bits_corrupt),
|
|
.auto_anon_out_a_ready (_buffer_auto_in_a_ready),
|
|
.auto_anon_out_a_valid
|
|
(_tlMasterXbar_auto_anon_out_a_valid),
|
|
.auto_anon_out_a_bits_opcode
|
|
(_tlMasterXbar_auto_anon_out_a_bits_opcode),
|
|
.auto_anon_out_a_bits_param
|
|
(_tlMasterXbar_auto_anon_out_a_bits_param),
|
|
.auto_anon_out_a_bits_size
|
|
(_tlMasterXbar_auto_anon_out_a_bits_size),
|
|
.auto_anon_out_a_bits_source
|
|
(_tlMasterXbar_auto_anon_out_a_bits_source),
|
|
.auto_anon_out_a_bits_address
|
|
(_tlMasterXbar_auto_anon_out_a_bits_address),
|
|
.auto_anon_out_a_bits_user_amba_prot_bufferable
|
|
(_tlMasterXbar_auto_anon_out_a_bits_user_amba_prot_bufferable),
|
|
.auto_anon_out_a_bits_user_amba_prot_modifiable
|
|
(_tlMasterXbar_auto_anon_out_a_bits_user_amba_prot_modifiable),
|
|
.auto_anon_out_a_bits_user_amba_prot_readalloc
|
|
(_tlMasterXbar_auto_anon_out_a_bits_user_amba_prot_readalloc),
|
|
.auto_anon_out_a_bits_user_amba_prot_writealloc
|
|
(_tlMasterXbar_auto_anon_out_a_bits_user_amba_prot_writealloc),
|
|
.auto_anon_out_a_bits_user_amba_prot_privileged
|
|
(_tlMasterXbar_auto_anon_out_a_bits_user_amba_prot_privileged),
|
|
.auto_anon_out_a_bits_user_amba_prot_secure
|
|
(_tlMasterXbar_auto_anon_out_a_bits_user_amba_prot_secure),
|
|
.auto_anon_out_a_bits_user_amba_prot_fetch
|
|
(_tlMasterXbar_auto_anon_out_a_bits_user_amba_prot_fetch),
|
|
.auto_anon_out_a_bits_mask
|
|
(_tlMasterXbar_auto_anon_out_a_bits_mask),
|
|
.auto_anon_out_a_bits_data
|
|
(_tlMasterXbar_auto_anon_out_a_bits_data),
|
|
.auto_anon_out_a_bits_corrupt
|
|
(_tlMasterXbar_auto_anon_out_a_bits_corrupt),
|
|
.auto_anon_out_d_ready
|
|
(_tlMasterXbar_auto_anon_out_d_ready),
|
|
.auto_anon_out_d_valid (_buffer_auto_in_d_valid),
|
|
.auto_anon_out_d_bits_opcode (_buffer_auto_in_d_bits_opcode),
|
|
.auto_anon_out_d_bits_param (_buffer_auto_in_d_bits_param),
|
|
.auto_anon_out_d_bits_size (_buffer_auto_in_d_bits_size),
|
|
.auto_anon_out_d_bits_source (_buffer_auto_in_d_bits_source),
|
|
.auto_anon_out_d_bits_sink (_buffer_auto_in_d_bits_sink),
|
|
.auto_anon_out_d_bits_denied (_buffer_auto_in_d_bits_denied),
|
|
.auto_anon_out_d_bits_data (_buffer_auto_in_d_bits_data),
|
|
.auto_anon_out_d_bits_corrupt (_buffer_auto_in_d_bits_corrupt)
|
|
);
|
|
TLXbar_SlaveXbar_RocketTile_i1_o1_a32d64s2k1z3u tlSlaveXbar (
|
|
.auto_anon_in_a_ready (_tlSlaveXbar_auto_anon_in_a_ready),
|
|
.auto_anon_in_a_valid (_buffer_1_auto_out_a_valid),
|
|
.auto_anon_in_a_bits_opcode (_buffer_1_auto_out_a_bits_opcode),
|
|
.auto_anon_in_a_bits_param (_buffer_1_auto_out_a_bits_param),
|
|
.auto_anon_in_a_bits_size (_buffer_1_auto_out_a_bits_size),
|
|
.auto_anon_in_a_bits_source (_buffer_1_auto_out_a_bits_source),
|
|
.auto_anon_in_a_bits_address (_buffer_1_auto_out_a_bits_address),
|
|
.auto_anon_in_a_bits_mask (_buffer_1_auto_out_a_bits_mask),
|
|
.auto_anon_in_a_bits_data (_buffer_1_auto_out_a_bits_data),
|
|
.auto_anon_in_d_ready (_buffer_1_auto_out_d_ready),
|
|
.auto_anon_in_d_valid (_tlSlaveXbar_auto_anon_in_d_valid),
|
|
.auto_anon_in_d_bits_opcode (_tlSlaveXbar_auto_anon_in_d_bits_opcode),
|
|
.auto_anon_in_d_bits_size (_tlSlaveXbar_auto_anon_in_d_bits_size),
|
|
.auto_anon_in_d_bits_source (_tlSlaveXbar_auto_anon_in_d_bits_source),
|
|
.auto_anon_in_d_bits_data (_tlSlaveXbar_auto_anon_in_d_bits_data),
|
|
.auto_anon_out_a_ready (_fragmenter_1_auto_anon_in_a_ready),
|
|
.auto_anon_out_a_valid (_tlSlaveXbar_auto_anon_out_a_valid),
|
|
.auto_anon_out_a_bits_opcode (_tlSlaveXbar_auto_anon_out_a_bits_opcode),
|
|
.auto_anon_out_a_bits_param (_tlSlaveXbar_auto_anon_out_a_bits_param),
|
|
.auto_anon_out_a_bits_size (_tlSlaveXbar_auto_anon_out_a_bits_size),
|
|
.auto_anon_out_a_bits_source (_tlSlaveXbar_auto_anon_out_a_bits_source),
|
|
.auto_anon_out_a_bits_address (_tlSlaveXbar_auto_anon_out_a_bits_address),
|
|
.auto_anon_out_a_bits_mask (_tlSlaveXbar_auto_anon_out_a_bits_mask),
|
|
.auto_anon_out_a_bits_data (_tlSlaveXbar_auto_anon_out_a_bits_data),
|
|
.auto_anon_out_d_ready (_tlSlaveXbar_auto_anon_out_d_ready),
|
|
.auto_anon_out_d_valid (_fragmenter_1_auto_anon_in_d_valid),
|
|
.auto_anon_out_d_bits_opcode (_fragmenter_1_auto_anon_in_d_bits_opcode),
|
|
.auto_anon_out_d_bits_size (_fragmenter_1_auto_anon_in_d_bits_size),
|
|
.auto_anon_out_d_bits_source (_fragmenter_1_auto_anon_in_d_bits_source),
|
|
.auto_anon_out_d_bits_data (_fragmenter_1_auto_anon_in_d_bits_data)
|
|
);
|
|
IntXbar_i3_o1 intXbar (
|
|
.auto_anon_in_2_0 (auto_int_local_in_2_0),
|
|
.auto_anon_in_1_0 (auto_int_local_in_1_0),
|
|
.auto_anon_in_1_1 (auto_int_local_in_1_1),
|
|
.auto_anon_in_0_0 (auto_int_local_in_0_0),
|
|
.auto_anon_out_0 (_intXbar_auto_anon_out_0),
|
|
.auto_anon_out_1 (_intXbar_auto_anon_out_1),
|
|
.auto_anon_out_2 (_intXbar_auto_anon_out_2),
|
|
.auto_anon_out_3 (_intXbar_auto_anon_out_3)
|
|
);
|
|
TLWidthWidget8_1 widget (
|
|
.auto_anon_in_a_ready (_widget_auto_anon_in_a_ready),
|
|
.auto_anon_in_a_valid (_dcache_auto_out_a_valid),
|
|
.auto_anon_in_a_bits_opcode (_dcache_auto_out_a_bits_opcode),
|
|
.auto_anon_in_a_bits_param (_dcache_auto_out_a_bits_param),
|
|
.auto_anon_in_a_bits_size (_dcache_auto_out_a_bits_size),
|
|
.auto_anon_in_a_bits_source (1'h0),
|
|
.auto_anon_in_a_bits_address (_dcache_auto_out_a_bits_address),
|
|
.auto_anon_in_a_bits_user_amba_prot_bufferable
|
|
(_dcache_auto_out_a_bits_user_amba_prot_bufferable),
|
|
.auto_anon_in_a_bits_user_amba_prot_modifiable
|
|
(_dcache_auto_out_a_bits_user_amba_prot_modifiable),
|
|
.auto_anon_in_a_bits_user_amba_prot_readalloc
|
|
(_dcache_auto_out_a_bits_user_amba_prot_readalloc),
|
|
.auto_anon_in_a_bits_user_amba_prot_writealloc
|
|
(_dcache_auto_out_a_bits_user_amba_prot_writealloc),
|
|
.auto_anon_in_a_bits_user_amba_prot_privileged
|
|
(_dcache_auto_out_a_bits_user_amba_prot_privileged),
|
|
.auto_anon_in_a_bits_user_amba_prot_secure (1'h1),
|
|
.auto_anon_in_a_bits_user_amba_prot_fetch (1'h0),
|
|
.auto_anon_in_a_bits_mask (_dcache_auto_out_a_bits_mask),
|
|
.auto_anon_in_a_bits_data (_dcache_auto_out_a_bits_data),
|
|
.auto_anon_in_a_bits_corrupt (1'h0),
|
|
.auto_anon_in_d_ready (_dcache_auto_out_d_ready),
|
|
.auto_anon_in_d_valid (_widget_auto_anon_in_d_valid),
|
|
.auto_anon_in_d_bits_opcode (_widget_auto_anon_in_d_bits_opcode),
|
|
.auto_anon_in_d_bits_param (/* unused */),
|
|
.auto_anon_in_d_bits_size (_widget_auto_anon_in_d_bits_size),
|
|
.auto_anon_in_d_bits_sink (/* unused */),
|
|
.auto_anon_in_d_bits_denied (_widget_auto_anon_in_d_bits_denied),
|
|
.auto_anon_in_d_bits_data (_widget_auto_anon_in_d_bits_data),
|
|
.auto_anon_in_d_bits_corrupt (/* unused */),
|
|
.auto_anon_out_a_ready
|
|
(_tlMasterXbar_auto_anon_in_0_a_ready),
|
|
.auto_anon_out_a_valid (_widget_auto_anon_out_a_valid),
|
|
.auto_anon_out_a_bits_opcode (_widget_auto_anon_out_a_bits_opcode),
|
|
.auto_anon_out_a_bits_param (_widget_auto_anon_out_a_bits_param),
|
|
.auto_anon_out_a_bits_size (_widget_auto_anon_out_a_bits_size),
|
|
.auto_anon_out_a_bits_source (/* unused */),
|
|
.auto_anon_out_a_bits_address
|
|
(_widget_auto_anon_out_a_bits_address),
|
|
.auto_anon_out_a_bits_user_amba_prot_bufferable
|
|
(_widget_auto_anon_out_a_bits_user_amba_prot_bufferable),
|
|
.auto_anon_out_a_bits_user_amba_prot_modifiable
|
|
(_widget_auto_anon_out_a_bits_user_amba_prot_modifiable),
|
|
.auto_anon_out_a_bits_user_amba_prot_readalloc
|
|
(_widget_auto_anon_out_a_bits_user_amba_prot_readalloc),
|
|
.auto_anon_out_a_bits_user_amba_prot_writealloc
|
|
(_widget_auto_anon_out_a_bits_user_amba_prot_writealloc),
|
|
.auto_anon_out_a_bits_user_amba_prot_privileged
|
|
(_widget_auto_anon_out_a_bits_user_amba_prot_privileged),
|
|
.auto_anon_out_a_bits_user_amba_prot_secure
|
|
(_widget_auto_anon_out_a_bits_user_amba_prot_secure),
|
|
.auto_anon_out_a_bits_user_amba_prot_fetch
|
|
(_widget_auto_anon_out_a_bits_user_amba_prot_fetch),
|
|
.auto_anon_out_a_bits_mask (_widget_auto_anon_out_a_bits_mask),
|
|
.auto_anon_out_a_bits_data (_widget_auto_anon_out_a_bits_data),
|
|
.auto_anon_out_a_bits_corrupt
|
|
(_widget_auto_anon_out_a_bits_corrupt),
|
|
.auto_anon_out_d_ready (_widget_auto_anon_out_d_ready),
|
|
.auto_anon_out_d_valid
|
|
(_tlMasterXbar_auto_anon_in_0_d_valid),
|
|
.auto_anon_out_d_bits_opcode
|
|
(_tlMasterXbar_auto_anon_in_0_d_bits_opcode),
|
|
.auto_anon_out_d_bits_param
|
|
(_tlMasterXbar_auto_anon_in_0_d_bits_param),
|
|
.auto_anon_out_d_bits_size
|
|
(_tlMasterXbar_auto_anon_in_0_d_bits_size),
|
|
.auto_anon_out_d_bits_sink
|
|
(_tlMasterXbar_auto_anon_in_0_d_bits_sink),
|
|
.auto_anon_out_d_bits_denied
|
|
(_tlMasterXbar_auto_anon_in_0_d_bits_denied),
|
|
.auto_anon_out_d_bits_data
|
|
(_tlMasterXbar_auto_anon_in_0_d_bits_data),
|
|
.auto_anon_out_d_bits_corrupt
|
|
(_tlMasterXbar_auto_anon_in_0_d_bits_corrupt)
|
|
);
|
|
DCache dcache (
|
|
.clock (clock),
|
|
.reset (reset),
|
|
.auto_out_a_ready (_widget_auto_anon_in_a_ready),
|
|
.auto_out_a_valid (_dcache_auto_out_a_valid),
|
|
.auto_out_a_bits_opcode (_dcache_auto_out_a_bits_opcode),
|
|
.auto_out_a_bits_param (_dcache_auto_out_a_bits_param),
|
|
.auto_out_a_bits_size (_dcache_auto_out_a_bits_size),
|
|
.auto_out_a_bits_address (_dcache_auto_out_a_bits_address),
|
|
.auto_out_a_bits_user_amba_prot_bufferable
|
|
(_dcache_auto_out_a_bits_user_amba_prot_bufferable),
|
|
.auto_out_a_bits_user_amba_prot_modifiable
|
|
(_dcache_auto_out_a_bits_user_amba_prot_modifiable),
|
|
.auto_out_a_bits_user_amba_prot_readalloc
|
|
(_dcache_auto_out_a_bits_user_amba_prot_readalloc),
|
|
.auto_out_a_bits_user_amba_prot_writealloc
|
|
(_dcache_auto_out_a_bits_user_amba_prot_writealloc),
|
|
.auto_out_a_bits_user_amba_prot_privileged
|
|
(_dcache_auto_out_a_bits_user_amba_prot_privileged),
|
|
.auto_out_a_bits_mask (_dcache_auto_out_a_bits_mask),
|
|
.auto_out_a_bits_data (_dcache_auto_out_a_bits_data),
|
|
.auto_out_d_ready (_dcache_auto_out_d_ready),
|
|
.auto_out_d_valid (_widget_auto_anon_in_d_valid),
|
|
.auto_out_d_bits_opcode (_widget_auto_anon_in_d_bits_opcode),
|
|
.auto_out_d_bits_size (_widget_auto_anon_in_d_bits_size),
|
|
.auto_out_d_bits_denied (_widget_auto_anon_in_d_bits_denied),
|
|
.auto_out_d_bits_data (_widget_auto_anon_in_d_bits_data),
|
|
.io_cpu_req_ready (_dcache_io_cpu_req_ready),
|
|
.io_cpu_req_valid (_dcacheArb_io_mem_req_valid),
|
|
.io_cpu_req_bits_addr (_dcacheArb_io_mem_req_bits_addr),
|
|
.io_cpu_req_bits_tag (_dcacheArb_io_mem_req_bits_tag),
|
|
.io_cpu_req_bits_cmd (_dcacheArb_io_mem_req_bits_cmd),
|
|
.io_cpu_req_bits_size (_dcacheArb_io_mem_req_bits_size),
|
|
.io_cpu_req_bits_signed (_dcacheArb_io_mem_req_bits_signed),
|
|
.io_cpu_req_bits_dprv (_dcacheArb_io_mem_req_bits_dprv),
|
|
.io_cpu_req_bits_no_xcpt (_dcacheArb_io_mem_req_bits_no_xcpt),
|
|
.io_cpu_s1_kill (_dcacheArb_io_mem_s1_kill),
|
|
.io_cpu_s1_data_data (_dcacheArb_io_mem_s1_data_data),
|
|
.io_cpu_s1_data_mask (_dcacheArb_io_mem_s1_data_mask),
|
|
.io_cpu_s2_nack (_dcache_io_cpu_s2_nack),
|
|
.io_cpu_resp_valid (_dcache_io_cpu_resp_valid),
|
|
.io_cpu_resp_bits_tag (_dcache_io_cpu_resp_bits_tag),
|
|
.io_cpu_resp_bits_size (_dcache_io_cpu_resp_bits_size),
|
|
.io_cpu_resp_bits_data (_dcache_io_cpu_resp_bits_data),
|
|
.io_cpu_resp_bits_replay (_dcache_io_cpu_resp_bits_replay),
|
|
.io_cpu_resp_bits_has_data (_dcache_io_cpu_resp_bits_has_data),
|
|
.io_cpu_resp_bits_data_word_bypass
|
|
(_dcache_io_cpu_resp_bits_data_word_bypass),
|
|
.io_cpu_resp_bits_data_raw (_dcache_io_cpu_resp_bits_data_raw),
|
|
.io_cpu_replay_next (_dcache_io_cpu_replay_next),
|
|
.io_cpu_s2_xcpt_ma_ld (_dcache_io_cpu_s2_xcpt_ma_ld),
|
|
.io_cpu_s2_xcpt_ma_st (_dcache_io_cpu_s2_xcpt_ma_st),
|
|
.io_cpu_s2_xcpt_pf_ld (_dcache_io_cpu_s2_xcpt_pf_ld),
|
|
.io_cpu_s2_xcpt_pf_st (_dcache_io_cpu_s2_xcpt_pf_st),
|
|
.io_cpu_s2_xcpt_ae_ld (_dcache_io_cpu_s2_xcpt_ae_ld),
|
|
.io_cpu_s2_xcpt_ae_st (_dcache_io_cpu_s2_xcpt_ae_st),
|
|
.io_cpu_ordered (_dcache_io_cpu_ordered),
|
|
.io_cpu_perf_grant (_dcache_io_cpu_perf_grant),
|
|
.io_ptw_status_debug (_ptw_io_requestor_0_status_debug),
|
|
.io_ptw_pmp_0_cfg_l (_ptw_io_requestor_0_pmp_0_cfg_l),
|
|
.io_ptw_pmp_0_cfg_a (_ptw_io_requestor_0_pmp_0_cfg_a),
|
|
.io_ptw_pmp_0_cfg_w (_ptw_io_requestor_0_pmp_0_cfg_w),
|
|
.io_ptw_pmp_0_cfg_r (_ptw_io_requestor_0_pmp_0_cfg_r),
|
|
.io_ptw_pmp_0_addr (_ptw_io_requestor_0_pmp_0_addr),
|
|
.io_ptw_pmp_0_mask (_ptw_io_requestor_0_pmp_0_mask),
|
|
.io_ptw_pmp_1_cfg_l (_ptw_io_requestor_0_pmp_1_cfg_l),
|
|
.io_ptw_pmp_1_cfg_a (_ptw_io_requestor_0_pmp_1_cfg_a),
|
|
.io_ptw_pmp_1_cfg_w (_ptw_io_requestor_0_pmp_1_cfg_w),
|
|
.io_ptw_pmp_1_cfg_r (_ptw_io_requestor_0_pmp_1_cfg_r),
|
|
.io_ptw_pmp_1_addr (_ptw_io_requestor_0_pmp_1_addr),
|
|
.io_ptw_pmp_1_mask (_ptw_io_requestor_0_pmp_1_mask),
|
|
.io_ptw_pmp_2_cfg_l (_ptw_io_requestor_0_pmp_2_cfg_l),
|
|
.io_ptw_pmp_2_cfg_a (_ptw_io_requestor_0_pmp_2_cfg_a),
|
|
.io_ptw_pmp_2_cfg_w (_ptw_io_requestor_0_pmp_2_cfg_w),
|
|
.io_ptw_pmp_2_cfg_r (_ptw_io_requestor_0_pmp_2_cfg_r),
|
|
.io_ptw_pmp_2_addr (_ptw_io_requestor_0_pmp_2_addr),
|
|
.io_ptw_pmp_2_mask (_ptw_io_requestor_0_pmp_2_mask),
|
|
.io_ptw_pmp_3_cfg_l (_ptw_io_requestor_0_pmp_3_cfg_l),
|
|
.io_ptw_pmp_3_cfg_a (_ptw_io_requestor_0_pmp_3_cfg_a),
|
|
.io_ptw_pmp_3_cfg_w (_ptw_io_requestor_0_pmp_3_cfg_w),
|
|
.io_ptw_pmp_3_cfg_r (_ptw_io_requestor_0_pmp_3_cfg_r),
|
|
.io_ptw_pmp_3_addr (_ptw_io_requestor_0_pmp_3_addr),
|
|
.io_ptw_pmp_3_mask (_ptw_io_requestor_0_pmp_3_mask),
|
|
.io_ptw_pmp_4_cfg_l (_ptw_io_requestor_0_pmp_4_cfg_l),
|
|
.io_ptw_pmp_4_cfg_a (_ptw_io_requestor_0_pmp_4_cfg_a),
|
|
.io_ptw_pmp_4_cfg_w (_ptw_io_requestor_0_pmp_4_cfg_w),
|
|
.io_ptw_pmp_4_cfg_r (_ptw_io_requestor_0_pmp_4_cfg_r),
|
|
.io_ptw_pmp_4_addr (_ptw_io_requestor_0_pmp_4_addr),
|
|
.io_ptw_pmp_4_mask (_ptw_io_requestor_0_pmp_4_mask),
|
|
.io_ptw_pmp_5_cfg_l (_ptw_io_requestor_0_pmp_5_cfg_l),
|
|
.io_ptw_pmp_5_cfg_a (_ptw_io_requestor_0_pmp_5_cfg_a),
|
|
.io_ptw_pmp_5_cfg_w (_ptw_io_requestor_0_pmp_5_cfg_w),
|
|
.io_ptw_pmp_5_cfg_r (_ptw_io_requestor_0_pmp_5_cfg_r),
|
|
.io_ptw_pmp_5_addr (_ptw_io_requestor_0_pmp_5_addr),
|
|
.io_ptw_pmp_5_mask (_ptw_io_requestor_0_pmp_5_mask),
|
|
.io_ptw_pmp_6_cfg_l (_ptw_io_requestor_0_pmp_6_cfg_l),
|
|
.io_ptw_pmp_6_cfg_a (_ptw_io_requestor_0_pmp_6_cfg_a),
|
|
.io_ptw_pmp_6_cfg_w (_ptw_io_requestor_0_pmp_6_cfg_w),
|
|
.io_ptw_pmp_6_cfg_r (_ptw_io_requestor_0_pmp_6_cfg_r),
|
|
.io_ptw_pmp_6_addr (_ptw_io_requestor_0_pmp_6_addr),
|
|
.io_ptw_pmp_6_mask (_ptw_io_requestor_0_pmp_6_mask),
|
|
.io_ptw_pmp_7_cfg_l (_ptw_io_requestor_0_pmp_7_cfg_l),
|
|
.io_ptw_pmp_7_cfg_a (_ptw_io_requestor_0_pmp_7_cfg_a),
|
|
.io_ptw_pmp_7_cfg_w (_ptw_io_requestor_0_pmp_7_cfg_w),
|
|
.io_ptw_pmp_7_cfg_r (_ptw_io_requestor_0_pmp_7_cfg_r),
|
|
.io_ptw_pmp_7_addr (_ptw_io_requestor_0_pmp_7_addr),
|
|
.io_ptw_pmp_7_mask (_ptw_io_requestor_0_pmp_7_mask)
|
|
);
|
|
Frontend frontend (
|
|
.clock (clock),
|
|
.reset (reset),
|
|
.auto_icache_master_out_a_ready
|
|
(_widget_1_auto_anon_in_a_ready),
|
|
.auto_icache_master_out_a_valid
|
|
(_frontend_auto_icache_master_out_a_valid),
|
|
.auto_icache_master_out_a_bits_address
|
|
(_frontend_auto_icache_master_out_a_bits_address),
|
|
.auto_icache_master_out_a_bits_user_amba_prot_readalloc
|
|
(_frontend_auto_icache_master_out_a_bits_user_amba_prot_readalloc),
|
|
.auto_icache_master_out_a_bits_user_amba_prot_writealloc
|
|
(_frontend_auto_icache_master_out_a_bits_user_amba_prot_writealloc),
|
|
.auto_icache_master_out_d_valid
|
|
(_widget_1_auto_anon_in_d_valid),
|
|
.auto_icache_master_out_d_bits_opcode
|
|
(_widget_1_auto_anon_in_d_bits_opcode),
|
|
.auto_icache_master_out_d_bits_size
|
|
(_widget_1_auto_anon_in_d_bits_size),
|
|
.auto_icache_master_out_d_bits_data
|
|
(_widget_1_auto_anon_in_d_bits_data),
|
|
.auto_icache_master_out_d_bits_corrupt
|
|
(_widget_1_auto_anon_in_d_bits_corrupt),
|
|
.io_cpu_might_request
|
|
(_core_io_imem_might_request),
|
|
.io_cpu_req_valid (_core_io_imem_req_valid),
|
|
.io_cpu_req_bits_pc (_core_io_imem_req_bits_pc),
|
|
.io_cpu_req_bits_speculative
|
|
(_core_io_imem_req_bits_speculative),
|
|
.io_cpu_resp_ready (_core_io_imem_resp_ready),
|
|
.io_cpu_resp_valid
|
|
(_frontend_io_cpu_resp_valid),
|
|
.io_cpu_resp_bits_pc
|
|
(_frontend_io_cpu_resp_bits_pc),
|
|
.io_cpu_resp_bits_data
|
|
(_frontend_io_cpu_resp_bits_data),
|
|
.io_cpu_resp_bits_xcpt_pf_inst
|
|
(_frontend_io_cpu_resp_bits_xcpt_pf_inst),
|
|
.io_cpu_resp_bits_xcpt_gf_inst
|
|
(_frontend_io_cpu_resp_bits_xcpt_gf_inst),
|
|
.io_cpu_resp_bits_xcpt_ae_inst
|
|
(_frontend_io_cpu_resp_bits_xcpt_ae_inst),
|
|
.io_cpu_resp_bits_replay
|
|
(_frontend_io_cpu_resp_bits_replay),
|
|
.io_cpu_btb_update_valid
|
|
(_core_io_imem_btb_update_valid),
|
|
.io_cpu_bht_update_valid
|
|
(_core_io_imem_bht_update_valid),
|
|
.io_cpu_flush_icache (_core_io_imem_flush_icache),
|
|
.io_ptw_status_debug
|
|
(_ptw_io_requestor_1_status_debug),
|
|
.io_ptw_pmp_0_cfg_l
|
|
(_ptw_io_requestor_1_pmp_0_cfg_l),
|
|
.io_ptw_pmp_0_cfg_a
|
|
(_ptw_io_requestor_1_pmp_0_cfg_a),
|
|
.io_ptw_pmp_0_cfg_x
|
|
(_ptw_io_requestor_1_pmp_0_cfg_x),
|
|
.io_ptw_pmp_0_addr
|
|
(_ptw_io_requestor_1_pmp_0_addr),
|
|
.io_ptw_pmp_0_mask
|
|
(_ptw_io_requestor_1_pmp_0_mask),
|
|
.io_ptw_pmp_1_cfg_l
|
|
(_ptw_io_requestor_1_pmp_1_cfg_l),
|
|
.io_ptw_pmp_1_cfg_a
|
|
(_ptw_io_requestor_1_pmp_1_cfg_a),
|
|
.io_ptw_pmp_1_cfg_x
|
|
(_ptw_io_requestor_1_pmp_1_cfg_x),
|
|
.io_ptw_pmp_1_addr
|
|
(_ptw_io_requestor_1_pmp_1_addr),
|
|
.io_ptw_pmp_1_mask
|
|
(_ptw_io_requestor_1_pmp_1_mask),
|
|
.io_ptw_pmp_2_cfg_l
|
|
(_ptw_io_requestor_1_pmp_2_cfg_l),
|
|
.io_ptw_pmp_2_cfg_a
|
|
(_ptw_io_requestor_1_pmp_2_cfg_a),
|
|
.io_ptw_pmp_2_cfg_x
|
|
(_ptw_io_requestor_1_pmp_2_cfg_x),
|
|
.io_ptw_pmp_2_addr
|
|
(_ptw_io_requestor_1_pmp_2_addr),
|
|
.io_ptw_pmp_2_mask
|
|
(_ptw_io_requestor_1_pmp_2_mask),
|
|
.io_ptw_pmp_3_cfg_l
|
|
(_ptw_io_requestor_1_pmp_3_cfg_l),
|
|
.io_ptw_pmp_3_cfg_a
|
|
(_ptw_io_requestor_1_pmp_3_cfg_a),
|
|
.io_ptw_pmp_3_cfg_x
|
|
(_ptw_io_requestor_1_pmp_3_cfg_x),
|
|
.io_ptw_pmp_3_addr
|
|
(_ptw_io_requestor_1_pmp_3_addr),
|
|
.io_ptw_pmp_3_mask
|
|
(_ptw_io_requestor_1_pmp_3_mask),
|
|
.io_ptw_pmp_4_cfg_l
|
|
(_ptw_io_requestor_1_pmp_4_cfg_l),
|
|
.io_ptw_pmp_4_cfg_a
|
|
(_ptw_io_requestor_1_pmp_4_cfg_a),
|
|
.io_ptw_pmp_4_cfg_x
|
|
(_ptw_io_requestor_1_pmp_4_cfg_x),
|
|
.io_ptw_pmp_4_addr
|
|
(_ptw_io_requestor_1_pmp_4_addr),
|
|
.io_ptw_pmp_4_mask
|
|
(_ptw_io_requestor_1_pmp_4_mask),
|
|
.io_ptw_pmp_5_cfg_l
|
|
(_ptw_io_requestor_1_pmp_5_cfg_l),
|
|
.io_ptw_pmp_5_cfg_a
|
|
(_ptw_io_requestor_1_pmp_5_cfg_a),
|
|
.io_ptw_pmp_5_cfg_x
|
|
(_ptw_io_requestor_1_pmp_5_cfg_x),
|
|
.io_ptw_pmp_5_addr
|
|
(_ptw_io_requestor_1_pmp_5_addr),
|
|
.io_ptw_pmp_5_mask
|
|
(_ptw_io_requestor_1_pmp_5_mask),
|
|
.io_ptw_pmp_6_cfg_l
|
|
(_ptw_io_requestor_1_pmp_6_cfg_l),
|
|
.io_ptw_pmp_6_cfg_a
|
|
(_ptw_io_requestor_1_pmp_6_cfg_a),
|
|
.io_ptw_pmp_6_cfg_x
|
|
(_ptw_io_requestor_1_pmp_6_cfg_x),
|
|
.io_ptw_pmp_6_addr
|
|
(_ptw_io_requestor_1_pmp_6_addr),
|
|
.io_ptw_pmp_6_mask
|
|
(_ptw_io_requestor_1_pmp_6_mask),
|
|
.io_ptw_pmp_7_cfg_l
|
|
(_ptw_io_requestor_1_pmp_7_cfg_l),
|
|
.io_ptw_pmp_7_cfg_a
|
|
(_ptw_io_requestor_1_pmp_7_cfg_a),
|
|
.io_ptw_pmp_7_cfg_x
|
|
(_ptw_io_requestor_1_pmp_7_cfg_x),
|
|
.io_ptw_pmp_7_addr
|
|
(_ptw_io_requestor_1_pmp_7_addr),
|
|
.io_ptw_pmp_7_mask
|
|
(_ptw_io_requestor_1_pmp_7_mask),
|
|
.io_ptw_customCSRs_csrs_0_value
|
|
(_ptw_io_requestor_1_customCSRs_csrs_0_value)
|
|
);
|
|
TLWidthWidget8_1 widget_1 (
|
|
.auto_anon_in_a_ready (_widget_1_auto_anon_in_a_ready),
|
|
.auto_anon_in_a_valid
|
|
(_frontend_auto_icache_master_out_a_valid),
|
|
.auto_anon_in_a_bits_opcode (3'h4),
|
|
.auto_anon_in_a_bits_param (3'h0),
|
|
.auto_anon_in_a_bits_size (4'h6),
|
|
.auto_anon_in_a_bits_source (1'h0),
|
|
.auto_anon_in_a_bits_address
|
|
(_frontend_auto_icache_master_out_a_bits_address),
|
|
.auto_anon_in_a_bits_user_amba_prot_bufferable (1'h1),
|
|
.auto_anon_in_a_bits_user_amba_prot_modifiable (1'h1),
|
|
.auto_anon_in_a_bits_user_amba_prot_readalloc
|
|
(_frontend_auto_icache_master_out_a_bits_user_amba_prot_readalloc),
|
|
.auto_anon_in_a_bits_user_amba_prot_writealloc
|
|
(_frontend_auto_icache_master_out_a_bits_user_amba_prot_writealloc),
|
|
.auto_anon_in_a_bits_user_amba_prot_privileged (1'h1),
|
|
.auto_anon_in_a_bits_user_amba_prot_secure (1'h1),
|
|
.auto_anon_in_a_bits_user_amba_prot_fetch (1'h1),
|
|
.auto_anon_in_a_bits_mask (8'hFF),
|
|
.auto_anon_in_a_bits_data (64'h0),
|
|
.auto_anon_in_a_bits_corrupt (1'h0),
|
|
.auto_anon_in_d_ready (1'h1),
|
|
.auto_anon_in_d_valid (_widget_1_auto_anon_in_d_valid),
|
|
.auto_anon_in_d_bits_opcode
|
|
(_widget_1_auto_anon_in_d_bits_opcode),
|
|
.auto_anon_in_d_bits_param (/* unused */),
|
|
.auto_anon_in_d_bits_size (_widget_1_auto_anon_in_d_bits_size),
|
|
.auto_anon_in_d_bits_sink (/* unused */),
|
|
.auto_anon_in_d_bits_denied (/* unused */),
|
|
.auto_anon_in_d_bits_data (_widget_1_auto_anon_in_d_bits_data),
|
|
.auto_anon_in_d_bits_corrupt
|
|
(_widget_1_auto_anon_in_d_bits_corrupt),
|
|
.auto_anon_out_a_ready
|
|
(_tlMasterXbar_auto_anon_in_1_a_ready),
|
|
.auto_anon_out_a_valid (_widget_1_auto_anon_out_a_valid),
|
|
.auto_anon_out_a_bits_opcode
|
|
(_widget_1_auto_anon_out_a_bits_opcode),
|
|
.auto_anon_out_a_bits_param
|
|
(_widget_1_auto_anon_out_a_bits_param),
|
|
.auto_anon_out_a_bits_size (_widget_1_auto_anon_out_a_bits_size),
|
|
.auto_anon_out_a_bits_source
|
|
(_widget_1_auto_anon_out_a_bits_source),
|
|
.auto_anon_out_a_bits_address
|
|
(_widget_1_auto_anon_out_a_bits_address),
|
|
.auto_anon_out_a_bits_user_amba_prot_bufferable
|
|
(_widget_1_auto_anon_out_a_bits_user_amba_prot_bufferable),
|
|
.auto_anon_out_a_bits_user_amba_prot_modifiable
|
|
(_widget_1_auto_anon_out_a_bits_user_amba_prot_modifiable),
|
|
.auto_anon_out_a_bits_user_amba_prot_readalloc
|
|
(_widget_1_auto_anon_out_a_bits_user_amba_prot_readalloc),
|
|
.auto_anon_out_a_bits_user_amba_prot_writealloc
|
|
(_widget_1_auto_anon_out_a_bits_user_amba_prot_writealloc),
|
|
.auto_anon_out_a_bits_user_amba_prot_privileged
|
|
(_widget_1_auto_anon_out_a_bits_user_amba_prot_privileged),
|
|
.auto_anon_out_a_bits_user_amba_prot_secure
|
|
(_widget_1_auto_anon_out_a_bits_user_amba_prot_secure),
|
|
.auto_anon_out_a_bits_user_amba_prot_fetch
|
|
(_widget_1_auto_anon_out_a_bits_user_amba_prot_fetch),
|
|
.auto_anon_out_a_bits_mask (_widget_1_auto_anon_out_a_bits_mask),
|
|
.auto_anon_out_a_bits_data (_widget_1_auto_anon_out_a_bits_data),
|
|
.auto_anon_out_a_bits_corrupt
|
|
(_widget_1_auto_anon_out_a_bits_corrupt),
|
|
.auto_anon_out_d_ready (_widget_1_auto_anon_out_d_ready),
|
|
.auto_anon_out_d_valid
|
|
(_tlMasterXbar_auto_anon_in_1_d_valid),
|
|
.auto_anon_out_d_bits_opcode
|
|
(_tlMasterXbar_auto_anon_in_1_d_bits_opcode),
|
|
.auto_anon_out_d_bits_param
|
|
(_tlMasterXbar_auto_anon_in_1_d_bits_param),
|
|
.auto_anon_out_d_bits_size
|
|
(_tlMasterXbar_auto_anon_in_1_d_bits_size),
|
|
.auto_anon_out_d_bits_sink
|
|
(_tlMasterXbar_auto_anon_in_1_d_bits_sink),
|
|
.auto_anon_out_d_bits_denied
|
|
(_tlMasterXbar_auto_anon_in_1_d_bits_denied),
|
|
.auto_anon_out_d_bits_data
|
|
(_tlMasterXbar_auto_anon_in_1_d_bits_data),
|
|
.auto_anon_out_d_bits_corrupt
|
|
(_tlMasterXbar_auto_anon_in_1_d_bits_corrupt)
|
|
);
|
|
ScratchpadSlavePort dtim_adapter (
|
|
.clock (clock),
|
|
.reset (reset),
|
|
.auto_in_a_ready (_dtim_adapter_auto_in_a_ready),
|
|
.auto_in_a_valid (_fragmenter_1_auto_anon_out_a_valid),
|
|
.auto_in_a_bits_opcode (_fragmenter_1_auto_anon_out_a_bits_opcode),
|
|
.auto_in_a_bits_param (_fragmenter_1_auto_anon_out_a_bits_param),
|
|
.auto_in_a_bits_size (_fragmenter_1_auto_anon_out_a_bits_size),
|
|
.auto_in_a_bits_source (_fragmenter_1_auto_anon_out_a_bits_source),
|
|
.auto_in_a_bits_address (_fragmenter_1_auto_anon_out_a_bits_address),
|
|
.auto_in_a_bits_mask (_fragmenter_1_auto_anon_out_a_bits_mask),
|
|
.auto_in_a_bits_data (_fragmenter_1_auto_anon_out_a_bits_data),
|
|
.auto_in_d_ready (_fragmenter_1_auto_anon_out_d_ready),
|
|
.auto_in_d_valid (_dtim_adapter_auto_in_d_valid),
|
|
.auto_in_d_bits_opcode (_dtim_adapter_auto_in_d_bits_opcode),
|
|
.auto_in_d_bits_size (_dtim_adapter_auto_in_d_bits_size),
|
|
.auto_in_d_bits_source (_dtim_adapter_auto_in_d_bits_source),
|
|
.auto_in_d_bits_data (_dtim_adapter_auto_in_d_bits_data),
|
|
.io_dmem_req_ready (_dcacheArb_io_requestor_1_req_ready),
|
|
.io_dmem_req_valid (_dtim_adapter_io_dmem_req_valid),
|
|
.io_dmem_req_bits_addr (_dtim_adapter_io_dmem_req_bits_addr),
|
|
.io_dmem_req_bits_cmd (_dtim_adapter_io_dmem_req_bits_cmd),
|
|
.io_dmem_req_bits_size (_dtim_adapter_io_dmem_req_bits_size),
|
|
.io_dmem_s1_kill (_dtim_adapter_io_dmem_s1_kill),
|
|
.io_dmem_s1_data_data (_dtim_adapter_io_dmem_s1_data_data),
|
|
.io_dmem_s1_data_mask (_dtim_adapter_io_dmem_s1_data_mask),
|
|
.io_dmem_s2_nack (_dcacheArb_io_requestor_1_s2_nack),
|
|
.io_dmem_resp_valid (_dcacheArb_io_requestor_1_resp_valid),
|
|
.io_dmem_resp_bits_data_raw (_dcacheArb_io_requestor_1_resp_bits_data_raw)
|
|
);
|
|
TLFragmenter_1 fragmenter_1 (
|
|
.clock (clock),
|
|
.reset (reset),
|
|
.auto_anon_in_a_ready (_fragmenter_1_auto_anon_in_a_ready),
|
|
.auto_anon_in_a_valid (_tlSlaveXbar_auto_anon_out_a_valid),
|
|
.auto_anon_in_a_bits_opcode (_tlSlaveXbar_auto_anon_out_a_bits_opcode),
|
|
.auto_anon_in_a_bits_param (_tlSlaveXbar_auto_anon_out_a_bits_param),
|
|
.auto_anon_in_a_bits_size (_tlSlaveXbar_auto_anon_out_a_bits_size),
|
|
.auto_anon_in_a_bits_source (_tlSlaveXbar_auto_anon_out_a_bits_source),
|
|
.auto_anon_in_a_bits_address (_tlSlaveXbar_auto_anon_out_a_bits_address),
|
|
.auto_anon_in_a_bits_mask (_tlSlaveXbar_auto_anon_out_a_bits_mask),
|
|
.auto_anon_in_a_bits_data (_tlSlaveXbar_auto_anon_out_a_bits_data),
|
|
.auto_anon_in_d_ready (_tlSlaveXbar_auto_anon_out_d_ready),
|
|
.auto_anon_in_d_valid (_fragmenter_1_auto_anon_in_d_valid),
|
|
.auto_anon_in_d_bits_opcode (_fragmenter_1_auto_anon_in_d_bits_opcode),
|
|
.auto_anon_in_d_bits_size (_fragmenter_1_auto_anon_in_d_bits_size),
|
|
.auto_anon_in_d_bits_source (_fragmenter_1_auto_anon_in_d_bits_source),
|
|
.auto_anon_in_d_bits_data (_fragmenter_1_auto_anon_in_d_bits_data),
|
|
.auto_anon_out_a_ready (_dtim_adapter_auto_in_a_ready),
|
|
.auto_anon_out_a_valid (_fragmenter_1_auto_anon_out_a_valid),
|
|
.auto_anon_out_a_bits_opcode (_fragmenter_1_auto_anon_out_a_bits_opcode),
|
|
.auto_anon_out_a_bits_param (_fragmenter_1_auto_anon_out_a_bits_param),
|
|
.auto_anon_out_a_bits_size (_fragmenter_1_auto_anon_out_a_bits_size),
|
|
.auto_anon_out_a_bits_source (_fragmenter_1_auto_anon_out_a_bits_source),
|
|
.auto_anon_out_a_bits_address (_fragmenter_1_auto_anon_out_a_bits_address),
|
|
.auto_anon_out_a_bits_mask (_fragmenter_1_auto_anon_out_a_bits_mask),
|
|
.auto_anon_out_a_bits_data (_fragmenter_1_auto_anon_out_a_bits_data),
|
|
.auto_anon_out_d_ready (_fragmenter_1_auto_anon_out_d_ready),
|
|
.auto_anon_out_d_valid (_dtim_adapter_auto_in_d_valid),
|
|
.auto_anon_out_d_bits_opcode (_dtim_adapter_auto_in_d_bits_opcode),
|
|
.auto_anon_out_d_bits_size (_dtim_adapter_auto_in_d_bits_size),
|
|
.auto_anon_out_d_bits_source (_dtim_adapter_auto_in_d_bits_source),
|
|
.auto_anon_out_d_bits_data (_dtim_adapter_auto_in_d_bits_data)
|
|
);
|
|
TLBuffer_a32d64s1k1z4u_1 buffer (
|
|
.auto_in_a_ready (_buffer_auto_in_a_ready),
|
|
.auto_in_a_valid (_tlMasterXbar_auto_anon_out_a_valid),
|
|
.auto_in_a_bits_opcode
|
|
(_tlMasterXbar_auto_anon_out_a_bits_opcode),
|
|
.auto_in_a_bits_param (_tlMasterXbar_auto_anon_out_a_bits_param),
|
|
.auto_in_a_bits_size (_tlMasterXbar_auto_anon_out_a_bits_size),
|
|
.auto_in_a_bits_source
|
|
(_tlMasterXbar_auto_anon_out_a_bits_source),
|
|
.auto_in_a_bits_address
|
|
(_tlMasterXbar_auto_anon_out_a_bits_address),
|
|
.auto_in_a_bits_user_amba_prot_bufferable
|
|
(_tlMasterXbar_auto_anon_out_a_bits_user_amba_prot_bufferable),
|
|
.auto_in_a_bits_user_amba_prot_modifiable
|
|
(_tlMasterXbar_auto_anon_out_a_bits_user_amba_prot_modifiable),
|
|
.auto_in_a_bits_user_amba_prot_readalloc
|
|
(_tlMasterXbar_auto_anon_out_a_bits_user_amba_prot_readalloc),
|
|
.auto_in_a_bits_user_amba_prot_writealloc
|
|
(_tlMasterXbar_auto_anon_out_a_bits_user_amba_prot_writealloc),
|
|
.auto_in_a_bits_user_amba_prot_privileged
|
|
(_tlMasterXbar_auto_anon_out_a_bits_user_amba_prot_privileged),
|
|
.auto_in_a_bits_user_amba_prot_secure
|
|
(_tlMasterXbar_auto_anon_out_a_bits_user_amba_prot_secure),
|
|
.auto_in_a_bits_user_amba_prot_fetch
|
|
(_tlMasterXbar_auto_anon_out_a_bits_user_amba_prot_fetch),
|
|
.auto_in_a_bits_mask (_tlMasterXbar_auto_anon_out_a_bits_mask),
|
|
.auto_in_a_bits_data (_tlMasterXbar_auto_anon_out_a_bits_data),
|
|
.auto_in_a_bits_corrupt
|
|
(_tlMasterXbar_auto_anon_out_a_bits_corrupt),
|
|
.auto_in_d_ready (_tlMasterXbar_auto_anon_out_d_ready),
|
|
.auto_in_d_valid (_buffer_auto_in_d_valid),
|
|
.auto_in_d_bits_opcode (_buffer_auto_in_d_bits_opcode),
|
|
.auto_in_d_bits_param (_buffer_auto_in_d_bits_param),
|
|
.auto_in_d_bits_size (_buffer_auto_in_d_bits_size),
|
|
.auto_in_d_bits_source (_buffer_auto_in_d_bits_source),
|
|
.auto_in_d_bits_sink (_buffer_auto_in_d_bits_sink),
|
|
.auto_in_d_bits_denied (_buffer_auto_in_d_bits_denied),
|
|
.auto_in_d_bits_data (_buffer_auto_in_d_bits_data),
|
|
.auto_in_d_bits_corrupt (_buffer_auto_in_d_bits_corrupt),
|
|
.auto_out_a_ready (auto_buffer_out_a_ready),
|
|
.auto_out_a_valid (auto_buffer_out_a_valid),
|
|
.auto_out_a_bits_opcode (auto_buffer_out_a_bits_opcode),
|
|
.auto_out_a_bits_param (auto_buffer_out_a_bits_param),
|
|
.auto_out_a_bits_size (auto_buffer_out_a_bits_size),
|
|
.auto_out_a_bits_source (auto_buffer_out_a_bits_source),
|
|
.auto_out_a_bits_address (auto_buffer_out_a_bits_address),
|
|
.auto_out_a_bits_user_amba_prot_bufferable
|
|
(auto_buffer_out_a_bits_user_amba_prot_bufferable),
|
|
.auto_out_a_bits_user_amba_prot_modifiable
|
|
(auto_buffer_out_a_bits_user_amba_prot_modifiable),
|
|
.auto_out_a_bits_user_amba_prot_readalloc
|
|
(auto_buffer_out_a_bits_user_amba_prot_readalloc),
|
|
.auto_out_a_bits_user_amba_prot_writealloc
|
|
(auto_buffer_out_a_bits_user_amba_prot_writealloc),
|
|
.auto_out_a_bits_user_amba_prot_privileged
|
|
(auto_buffer_out_a_bits_user_amba_prot_privileged),
|
|
.auto_out_a_bits_user_amba_prot_secure
|
|
(auto_buffer_out_a_bits_user_amba_prot_secure),
|
|
.auto_out_a_bits_user_amba_prot_fetch
|
|
(auto_buffer_out_a_bits_user_amba_prot_fetch),
|
|
.auto_out_a_bits_mask (auto_buffer_out_a_bits_mask),
|
|
.auto_out_a_bits_data (auto_buffer_out_a_bits_data),
|
|
.auto_out_a_bits_corrupt (auto_buffer_out_a_bits_corrupt),
|
|
.auto_out_d_ready (auto_buffer_out_d_ready),
|
|
.auto_out_d_valid (auto_buffer_out_d_valid),
|
|
.auto_out_d_bits_opcode (auto_buffer_out_d_bits_opcode),
|
|
.auto_out_d_bits_param (auto_buffer_out_d_bits_param),
|
|
.auto_out_d_bits_size (auto_buffer_out_d_bits_size),
|
|
.auto_out_d_bits_source (auto_buffer_out_d_bits_source),
|
|
.auto_out_d_bits_sink (auto_buffer_out_d_bits_sink),
|
|
.auto_out_d_bits_denied (auto_buffer_out_d_bits_denied),
|
|
.auto_out_d_bits_data (auto_buffer_out_d_bits_data),
|
|
.auto_out_d_bits_corrupt (auto_buffer_out_d_bits_corrupt)
|
|
);
|
|
TLBuffer_a32d64s2k1z3u buffer_1 (
|
|
.auto_in_a_ready (auto_buffer_in_a_ready),
|
|
.auto_in_a_valid (auto_buffer_in_a_valid),
|
|
.auto_in_a_bits_opcode (auto_buffer_in_a_bits_opcode),
|
|
.auto_in_a_bits_param (auto_buffer_in_a_bits_param),
|
|
.auto_in_a_bits_size (auto_buffer_in_a_bits_size),
|
|
.auto_in_a_bits_source (auto_buffer_in_a_bits_source),
|
|
.auto_in_a_bits_address (auto_buffer_in_a_bits_address),
|
|
.auto_in_a_bits_mask (auto_buffer_in_a_bits_mask),
|
|
.auto_in_a_bits_data (auto_buffer_in_a_bits_data),
|
|
.auto_in_d_ready (auto_buffer_in_d_ready),
|
|
.auto_in_d_valid (auto_buffer_in_d_valid),
|
|
.auto_in_d_bits_opcode (auto_buffer_in_d_bits_opcode),
|
|
.auto_in_d_bits_size (auto_buffer_in_d_bits_size),
|
|
.auto_in_d_bits_source (auto_buffer_in_d_bits_source),
|
|
.auto_in_d_bits_data (auto_buffer_in_d_bits_data),
|
|
.auto_out_a_ready (_tlSlaveXbar_auto_anon_in_a_ready),
|
|
.auto_out_a_valid (_buffer_1_auto_out_a_valid),
|
|
.auto_out_a_bits_opcode (_buffer_1_auto_out_a_bits_opcode),
|
|
.auto_out_a_bits_param (_buffer_1_auto_out_a_bits_param),
|
|
.auto_out_a_bits_size (_buffer_1_auto_out_a_bits_size),
|
|
.auto_out_a_bits_source (_buffer_1_auto_out_a_bits_source),
|
|
.auto_out_a_bits_address (_buffer_1_auto_out_a_bits_address),
|
|
.auto_out_a_bits_mask (_buffer_1_auto_out_a_bits_mask),
|
|
.auto_out_a_bits_data (_buffer_1_auto_out_a_bits_data),
|
|
.auto_out_d_ready (_buffer_1_auto_out_d_ready),
|
|
.auto_out_d_valid (_tlSlaveXbar_auto_anon_in_d_valid),
|
|
.auto_out_d_bits_opcode (_tlSlaveXbar_auto_anon_in_d_bits_opcode),
|
|
.auto_out_d_bits_size (_tlSlaveXbar_auto_anon_in_d_bits_size),
|
|
.auto_out_d_bits_source (_tlSlaveXbar_auto_anon_in_d_bits_source),
|
|
.auto_out_d_bits_data (_tlSlaveXbar_auto_anon_in_d_bits_data)
|
|
);
|
|
FPU fpuOpt (
|
|
.clock (clock),
|
|
.reset (reset),
|
|
.io_inst (_core_io_fpu_inst),
|
|
.io_fromint_data (_core_io_fpu_fromint_data),
|
|
.io_fcsr_rm (_core_io_fpu_fcsr_rm),
|
|
.io_fcsr_flags_valid (_fpuOpt_io_fcsr_flags_valid),
|
|
.io_fcsr_flags_bits (_fpuOpt_io_fcsr_flags_bits),
|
|
.io_store_data (_fpuOpt_io_store_data),
|
|
.io_toint_data (_fpuOpt_io_toint_data),
|
|
.io_ll_resp_val (_core_io_fpu_ll_resp_val),
|
|
.io_ll_resp_type (_core_io_fpu_ll_resp_type),
|
|
.io_ll_resp_tag (_core_io_fpu_ll_resp_tag),
|
|
.io_ll_resp_data (_core_io_fpu_ll_resp_data),
|
|
.io_valid (_core_io_fpu_valid),
|
|
.io_fcsr_rdy (_fpuOpt_io_fcsr_rdy),
|
|
.io_nack_mem (_fpuOpt_io_nack_mem),
|
|
.io_illegal_rm (_fpuOpt_io_illegal_rm),
|
|
.io_killx (_core_io_fpu_killx),
|
|
.io_killm (_core_io_fpu_killm),
|
|
.io_dec_wen (_fpuOpt_io_dec_wen),
|
|
.io_dec_ren1 (_fpuOpt_io_dec_ren1),
|
|
.io_dec_ren2 (_fpuOpt_io_dec_ren2),
|
|
.io_dec_ren3 (_fpuOpt_io_dec_ren3),
|
|
.io_sboard_set (_fpuOpt_io_sboard_set),
|
|
.io_sboard_clr (_fpuOpt_io_sboard_clr),
|
|
.io_sboard_clra (_fpuOpt_io_sboard_clra)
|
|
);
|
|
HellaCacheArbiter dcacheArb (
|
|
.clock (clock),
|
|
.io_requestor_0_req_ready (_dcacheArb_io_requestor_0_req_ready),
|
|
.io_requestor_0_req_valid (_core_io_dmem_req_valid),
|
|
.io_requestor_0_req_bits_addr (_core_io_dmem_req_bits_addr),
|
|
.io_requestor_0_req_bits_tag (_core_io_dmem_req_bits_tag),
|
|
.io_requestor_0_req_bits_cmd (_core_io_dmem_req_bits_cmd),
|
|
.io_requestor_0_req_bits_size (_core_io_dmem_req_bits_size),
|
|
.io_requestor_0_req_bits_signed (_core_io_dmem_req_bits_signed),
|
|
.io_requestor_0_s1_kill (_core_io_dmem_s1_kill),
|
|
.io_requestor_0_s1_data_data (_core_io_dmem_s1_data_data),
|
|
.io_requestor_0_s2_nack (_dcacheArb_io_requestor_0_s2_nack),
|
|
.io_requestor_0_resp_valid (_dcacheArb_io_requestor_0_resp_valid),
|
|
.io_requestor_0_resp_bits_tag (_dcacheArb_io_requestor_0_resp_bits_tag),
|
|
.io_requestor_0_resp_bits_size (_dcacheArb_io_requestor_0_resp_bits_size),
|
|
.io_requestor_0_resp_bits_data (_dcacheArb_io_requestor_0_resp_bits_data),
|
|
.io_requestor_0_resp_bits_replay
|
|
(_dcacheArb_io_requestor_0_resp_bits_replay),
|
|
.io_requestor_0_resp_bits_has_data
|
|
(_dcacheArb_io_requestor_0_resp_bits_has_data),
|
|
.io_requestor_0_resp_bits_data_word_bypass
|
|
(_dcacheArb_io_requestor_0_resp_bits_data_word_bypass),
|
|
.io_requestor_0_replay_next (_dcacheArb_io_requestor_0_replay_next),
|
|
.io_requestor_0_s2_xcpt_ma_ld (_dcacheArb_io_requestor_0_s2_xcpt_ma_ld),
|
|
.io_requestor_0_s2_xcpt_ma_st (_dcacheArb_io_requestor_0_s2_xcpt_ma_st),
|
|
.io_requestor_0_s2_xcpt_pf_ld (_dcacheArb_io_requestor_0_s2_xcpt_pf_ld),
|
|
.io_requestor_0_s2_xcpt_pf_st (_dcacheArb_io_requestor_0_s2_xcpt_pf_st),
|
|
.io_requestor_0_s2_xcpt_ae_ld (_dcacheArb_io_requestor_0_s2_xcpt_ae_ld),
|
|
.io_requestor_0_s2_xcpt_ae_st (_dcacheArb_io_requestor_0_s2_xcpt_ae_st),
|
|
.io_requestor_0_ordered (_dcacheArb_io_requestor_0_ordered),
|
|
.io_requestor_0_perf_grant (_dcacheArb_io_requestor_0_perf_grant),
|
|
.io_requestor_1_req_ready (_dcacheArb_io_requestor_1_req_ready),
|
|
.io_requestor_1_req_valid (_dtim_adapter_io_dmem_req_valid),
|
|
.io_requestor_1_req_bits_addr (_dtim_adapter_io_dmem_req_bits_addr),
|
|
.io_requestor_1_req_bits_cmd (_dtim_adapter_io_dmem_req_bits_cmd),
|
|
.io_requestor_1_req_bits_size (_dtim_adapter_io_dmem_req_bits_size),
|
|
.io_requestor_1_s1_kill (_dtim_adapter_io_dmem_s1_kill),
|
|
.io_requestor_1_s1_data_data (_dtim_adapter_io_dmem_s1_data_data),
|
|
.io_requestor_1_s1_data_mask (_dtim_adapter_io_dmem_s1_data_mask),
|
|
.io_requestor_1_s2_nack (_dcacheArb_io_requestor_1_s2_nack),
|
|
.io_requestor_1_resp_valid (_dcacheArb_io_requestor_1_resp_valid),
|
|
.io_requestor_1_resp_bits_data_raw
|
|
(_dcacheArb_io_requestor_1_resp_bits_data_raw),
|
|
.io_mem_req_ready (_dcache_io_cpu_req_ready),
|
|
.io_mem_req_valid (_dcacheArb_io_mem_req_valid),
|
|
.io_mem_req_bits_addr (_dcacheArb_io_mem_req_bits_addr),
|
|
.io_mem_req_bits_tag (_dcacheArb_io_mem_req_bits_tag),
|
|
.io_mem_req_bits_cmd (_dcacheArb_io_mem_req_bits_cmd),
|
|
.io_mem_req_bits_size (_dcacheArb_io_mem_req_bits_size),
|
|
.io_mem_req_bits_signed (_dcacheArb_io_mem_req_bits_signed),
|
|
.io_mem_req_bits_dprv (_dcacheArb_io_mem_req_bits_dprv),
|
|
.io_mem_req_bits_no_xcpt (_dcacheArb_io_mem_req_bits_no_xcpt),
|
|
.io_mem_s1_kill (_dcacheArb_io_mem_s1_kill),
|
|
.io_mem_s1_data_data (_dcacheArb_io_mem_s1_data_data),
|
|
.io_mem_s1_data_mask (_dcacheArb_io_mem_s1_data_mask),
|
|
.io_mem_s2_nack (_dcache_io_cpu_s2_nack),
|
|
.io_mem_resp_valid (_dcache_io_cpu_resp_valid),
|
|
.io_mem_resp_bits_tag (_dcache_io_cpu_resp_bits_tag),
|
|
.io_mem_resp_bits_size (_dcache_io_cpu_resp_bits_size),
|
|
.io_mem_resp_bits_data (_dcache_io_cpu_resp_bits_data),
|
|
.io_mem_resp_bits_replay (_dcache_io_cpu_resp_bits_replay),
|
|
.io_mem_resp_bits_has_data (_dcache_io_cpu_resp_bits_has_data),
|
|
.io_mem_resp_bits_data_word_bypass
|
|
(_dcache_io_cpu_resp_bits_data_word_bypass),
|
|
.io_mem_resp_bits_data_raw (_dcache_io_cpu_resp_bits_data_raw),
|
|
.io_mem_replay_next (_dcache_io_cpu_replay_next),
|
|
.io_mem_s2_xcpt_ma_ld (_dcache_io_cpu_s2_xcpt_ma_ld),
|
|
.io_mem_s2_xcpt_ma_st (_dcache_io_cpu_s2_xcpt_ma_st),
|
|
.io_mem_s2_xcpt_pf_ld (_dcache_io_cpu_s2_xcpt_pf_ld),
|
|
.io_mem_s2_xcpt_pf_st (_dcache_io_cpu_s2_xcpt_pf_st),
|
|
.io_mem_s2_xcpt_ae_ld (_dcache_io_cpu_s2_xcpt_ae_ld),
|
|
.io_mem_s2_xcpt_ae_st (_dcache_io_cpu_s2_xcpt_ae_st),
|
|
.io_mem_ordered (_dcache_io_cpu_ordered),
|
|
.io_mem_perf_grant (_dcache_io_cpu_perf_grant)
|
|
);
|
|
PTW ptw (
|
|
.clock (clock),
|
|
.io_requestor_0_status_debug (_ptw_io_requestor_0_status_debug),
|
|
.io_requestor_0_pmp_0_cfg_l (_ptw_io_requestor_0_pmp_0_cfg_l),
|
|
.io_requestor_0_pmp_0_cfg_a (_ptw_io_requestor_0_pmp_0_cfg_a),
|
|
.io_requestor_0_pmp_0_cfg_w (_ptw_io_requestor_0_pmp_0_cfg_w),
|
|
.io_requestor_0_pmp_0_cfg_r (_ptw_io_requestor_0_pmp_0_cfg_r),
|
|
.io_requestor_0_pmp_0_addr (_ptw_io_requestor_0_pmp_0_addr),
|
|
.io_requestor_0_pmp_0_mask (_ptw_io_requestor_0_pmp_0_mask),
|
|
.io_requestor_0_pmp_1_cfg_l (_ptw_io_requestor_0_pmp_1_cfg_l),
|
|
.io_requestor_0_pmp_1_cfg_a (_ptw_io_requestor_0_pmp_1_cfg_a),
|
|
.io_requestor_0_pmp_1_cfg_w (_ptw_io_requestor_0_pmp_1_cfg_w),
|
|
.io_requestor_0_pmp_1_cfg_r (_ptw_io_requestor_0_pmp_1_cfg_r),
|
|
.io_requestor_0_pmp_1_addr (_ptw_io_requestor_0_pmp_1_addr),
|
|
.io_requestor_0_pmp_1_mask (_ptw_io_requestor_0_pmp_1_mask),
|
|
.io_requestor_0_pmp_2_cfg_l (_ptw_io_requestor_0_pmp_2_cfg_l),
|
|
.io_requestor_0_pmp_2_cfg_a (_ptw_io_requestor_0_pmp_2_cfg_a),
|
|
.io_requestor_0_pmp_2_cfg_w (_ptw_io_requestor_0_pmp_2_cfg_w),
|
|
.io_requestor_0_pmp_2_cfg_r (_ptw_io_requestor_0_pmp_2_cfg_r),
|
|
.io_requestor_0_pmp_2_addr (_ptw_io_requestor_0_pmp_2_addr),
|
|
.io_requestor_0_pmp_2_mask (_ptw_io_requestor_0_pmp_2_mask),
|
|
.io_requestor_0_pmp_3_cfg_l (_ptw_io_requestor_0_pmp_3_cfg_l),
|
|
.io_requestor_0_pmp_3_cfg_a (_ptw_io_requestor_0_pmp_3_cfg_a),
|
|
.io_requestor_0_pmp_3_cfg_w (_ptw_io_requestor_0_pmp_3_cfg_w),
|
|
.io_requestor_0_pmp_3_cfg_r (_ptw_io_requestor_0_pmp_3_cfg_r),
|
|
.io_requestor_0_pmp_3_addr (_ptw_io_requestor_0_pmp_3_addr),
|
|
.io_requestor_0_pmp_3_mask (_ptw_io_requestor_0_pmp_3_mask),
|
|
.io_requestor_0_pmp_4_cfg_l (_ptw_io_requestor_0_pmp_4_cfg_l),
|
|
.io_requestor_0_pmp_4_cfg_a (_ptw_io_requestor_0_pmp_4_cfg_a),
|
|
.io_requestor_0_pmp_4_cfg_w (_ptw_io_requestor_0_pmp_4_cfg_w),
|
|
.io_requestor_0_pmp_4_cfg_r (_ptw_io_requestor_0_pmp_4_cfg_r),
|
|
.io_requestor_0_pmp_4_addr (_ptw_io_requestor_0_pmp_4_addr),
|
|
.io_requestor_0_pmp_4_mask (_ptw_io_requestor_0_pmp_4_mask),
|
|
.io_requestor_0_pmp_5_cfg_l (_ptw_io_requestor_0_pmp_5_cfg_l),
|
|
.io_requestor_0_pmp_5_cfg_a (_ptw_io_requestor_0_pmp_5_cfg_a),
|
|
.io_requestor_0_pmp_5_cfg_w (_ptw_io_requestor_0_pmp_5_cfg_w),
|
|
.io_requestor_0_pmp_5_cfg_r (_ptw_io_requestor_0_pmp_5_cfg_r),
|
|
.io_requestor_0_pmp_5_addr (_ptw_io_requestor_0_pmp_5_addr),
|
|
.io_requestor_0_pmp_5_mask (_ptw_io_requestor_0_pmp_5_mask),
|
|
.io_requestor_0_pmp_6_cfg_l (_ptw_io_requestor_0_pmp_6_cfg_l),
|
|
.io_requestor_0_pmp_6_cfg_a (_ptw_io_requestor_0_pmp_6_cfg_a),
|
|
.io_requestor_0_pmp_6_cfg_w (_ptw_io_requestor_0_pmp_6_cfg_w),
|
|
.io_requestor_0_pmp_6_cfg_r (_ptw_io_requestor_0_pmp_6_cfg_r),
|
|
.io_requestor_0_pmp_6_addr (_ptw_io_requestor_0_pmp_6_addr),
|
|
.io_requestor_0_pmp_6_mask (_ptw_io_requestor_0_pmp_6_mask),
|
|
.io_requestor_0_pmp_7_cfg_l (_ptw_io_requestor_0_pmp_7_cfg_l),
|
|
.io_requestor_0_pmp_7_cfg_a (_ptw_io_requestor_0_pmp_7_cfg_a),
|
|
.io_requestor_0_pmp_7_cfg_w (_ptw_io_requestor_0_pmp_7_cfg_w),
|
|
.io_requestor_0_pmp_7_cfg_r (_ptw_io_requestor_0_pmp_7_cfg_r),
|
|
.io_requestor_0_pmp_7_addr (_ptw_io_requestor_0_pmp_7_addr),
|
|
.io_requestor_0_pmp_7_mask (_ptw_io_requestor_0_pmp_7_mask),
|
|
.io_requestor_1_status_debug (_ptw_io_requestor_1_status_debug),
|
|
.io_requestor_1_pmp_0_cfg_l (_ptw_io_requestor_1_pmp_0_cfg_l),
|
|
.io_requestor_1_pmp_0_cfg_a (_ptw_io_requestor_1_pmp_0_cfg_a),
|
|
.io_requestor_1_pmp_0_cfg_x (_ptw_io_requestor_1_pmp_0_cfg_x),
|
|
.io_requestor_1_pmp_0_addr (_ptw_io_requestor_1_pmp_0_addr),
|
|
.io_requestor_1_pmp_0_mask (_ptw_io_requestor_1_pmp_0_mask),
|
|
.io_requestor_1_pmp_1_cfg_l (_ptw_io_requestor_1_pmp_1_cfg_l),
|
|
.io_requestor_1_pmp_1_cfg_a (_ptw_io_requestor_1_pmp_1_cfg_a),
|
|
.io_requestor_1_pmp_1_cfg_x (_ptw_io_requestor_1_pmp_1_cfg_x),
|
|
.io_requestor_1_pmp_1_addr (_ptw_io_requestor_1_pmp_1_addr),
|
|
.io_requestor_1_pmp_1_mask (_ptw_io_requestor_1_pmp_1_mask),
|
|
.io_requestor_1_pmp_2_cfg_l (_ptw_io_requestor_1_pmp_2_cfg_l),
|
|
.io_requestor_1_pmp_2_cfg_a (_ptw_io_requestor_1_pmp_2_cfg_a),
|
|
.io_requestor_1_pmp_2_cfg_x (_ptw_io_requestor_1_pmp_2_cfg_x),
|
|
.io_requestor_1_pmp_2_addr (_ptw_io_requestor_1_pmp_2_addr),
|
|
.io_requestor_1_pmp_2_mask (_ptw_io_requestor_1_pmp_2_mask),
|
|
.io_requestor_1_pmp_3_cfg_l (_ptw_io_requestor_1_pmp_3_cfg_l),
|
|
.io_requestor_1_pmp_3_cfg_a (_ptw_io_requestor_1_pmp_3_cfg_a),
|
|
.io_requestor_1_pmp_3_cfg_x (_ptw_io_requestor_1_pmp_3_cfg_x),
|
|
.io_requestor_1_pmp_3_addr (_ptw_io_requestor_1_pmp_3_addr),
|
|
.io_requestor_1_pmp_3_mask (_ptw_io_requestor_1_pmp_3_mask),
|
|
.io_requestor_1_pmp_4_cfg_l (_ptw_io_requestor_1_pmp_4_cfg_l),
|
|
.io_requestor_1_pmp_4_cfg_a (_ptw_io_requestor_1_pmp_4_cfg_a),
|
|
.io_requestor_1_pmp_4_cfg_x (_ptw_io_requestor_1_pmp_4_cfg_x),
|
|
.io_requestor_1_pmp_4_addr (_ptw_io_requestor_1_pmp_4_addr),
|
|
.io_requestor_1_pmp_4_mask (_ptw_io_requestor_1_pmp_4_mask),
|
|
.io_requestor_1_pmp_5_cfg_l (_ptw_io_requestor_1_pmp_5_cfg_l),
|
|
.io_requestor_1_pmp_5_cfg_a (_ptw_io_requestor_1_pmp_5_cfg_a),
|
|
.io_requestor_1_pmp_5_cfg_x (_ptw_io_requestor_1_pmp_5_cfg_x),
|
|
.io_requestor_1_pmp_5_addr (_ptw_io_requestor_1_pmp_5_addr),
|
|
.io_requestor_1_pmp_5_mask (_ptw_io_requestor_1_pmp_5_mask),
|
|
.io_requestor_1_pmp_6_cfg_l (_ptw_io_requestor_1_pmp_6_cfg_l),
|
|
.io_requestor_1_pmp_6_cfg_a (_ptw_io_requestor_1_pmp_6_cfg_a),
|
|
.io_requestor_1_pmp_6_cfg_x (_ptw_io_requestor_1_pmp_6_cfg_x),
|
|
.io_requestor_1_pmp_6_addr (_ptw_io_requestor_1_pmp_6_addr),
|
|
.io_requestor_1_pmp_6_mask (_ptw_io_requestor_1_pmp_6_mask),
|
|
.io_requestor_1_pmp_7_cfg_l (_ptw_io_requestor_1_pmp_7_cfg_l),
|
|
.io_requestor_1_pmp_7_cfg_a (_ptw_io_requestor_1_pmp_7_cfg_a),
|
|
.io_requestor_1_pmp_7_cfg_x (_ptw_io_requestor_1_pmp_7_cfg_x),
|
|
.io_requestor_1_pmp_7_addr (_ptw_io_requestor_1_pmp_7_addr),
|
|
.io_requestor_1_pmp_7_mask (_ptw_io_requestor_1_pmp_7_mask),
|
|
.io_requestor_1_customCSRs_csrs_0_value (_ptw_io_requestor_1_customCSRs_csrs_0_value),
|
|
.io_dpath_status_debug (_core_io_ptw_status_debug),
|
|
.io_dpath_pmp_0_cfg_l (_core_io_ptw_pmp_0_cfg_l),
|
|
.io_dpath_pmp_0_cfg_a (_core_io_ptw_pmp_0_cfg_a),
|
|
.io_dpath_pmp_0_cfg_x (_core_io_ptw_pmp_0_cfg_x),
|
|
.io_dpath_pmp_0_cfg_w (_core_io_ptw_pmp_0_cfg_w),
|
|
.io_dpath_pmp_0_cfg_r (_core_io_ptw_pmp_0_cfg_r),
|
|
.io_dpath_pmp_0_addr (_core_io_ptw_pmp_0_addr),
|
|
.io_dpath_pmp_0_mask (_core_io_ptw_pmp_0_mask),
|
|
.io_dpath_pmp_1_cfg_l (_core_io_ptw_pmp_1_cfg_l),
|
|
.io_dpath_pmp_1_cfg_a (_core_io_ptw_pmp_1_cfg_a),
|
|
.io_dpath_pmp_1_cfg_x (_core_io_ptw_pmp_1_cfg_x),
|
|
.io_dpath_pmp_1_cfg_w (_core_io_ptw_pmp_1_cfg_w),
|
|
.io_dpath_pmp_1_cfg_r (_core_io_ptw_pmp_1_cfg_r),
|
|
.io_dpath_pmp_1_addr (_core_io_ptw_pmp_1_addr),
|
|
.io_dpath_pmp_1_mask (_core_io_ptw_pmp_1_mask),
|
|
.io_dpath_pmp_2_cfg_l (_core_io_ptw_pmp_2_cfg_l),
|
|
.io_dpath_pmp_2_cfg_a (_core_io_ptw_pmp_2_cfg_a),
|
|
.io_dpath_pmp_2_cfg_x (_core_io_ptw_pmp_2_cfg_x),
|
|
.io_dpath_pmp_2_cfg_w (_core_io_ptw_pmp_2_cfg_w),
|
|
.io_dpath_pmp_2_cfg_r (_core_io_ptw_pmp_2_cfg_r),
|
|
.io_dpath_pmp_2_addr (_core_io_ptw_pmp_2_addr),
|
|
.io_dpath_pmp_2_mask (_core_io_ptw_pmp_2_mask),
|
|
.io_dpath_pmp_3_cfg_l (_core_io_ptw_pmp_3_cfg_l),
|
|
.io_dpath_pmp_3_cfg_a (_core_io_ptw_pmp_3_cfg_a),
|
|
.io_dpath_pmp_3_cfg_x (_core_io_ptw_pmp_3_cfg_x),
|
|
.io_dpath_pmp_3_cfg_w (_core_io_ptw_pmp_3_cfg_w),
|
|
.io_dpath_pmp_3_cfg_r (_core_io_ptw_pmp_3_cfg_r),
|
|
.io_dpath_pmp_3_addr (_core_io_ptw_pmp_3_addr),
|
|
.io_dpath_pmp_3_mask (_core_io_ptw_pmp_3_mask),
|
|
.io_dpath_pmp_4_cfg_l (_core_io_ptw_pmp_4_cfg_l),
|
|
.io_dpath_pmp_4_cfg_a (_core_io_ptw_pmp_4_cfg_a),
|
|
.io_dpath_pmp_4_cfg_x (_core_io_ptw_pmp_4_cfg_x),
|
|
.io_dpath_pmp_4_cfg_w (_core_io_ptw_pmp_4_cfg_w),
|
|
.io_dpath_pmp_4_cfg_r (_core_io_ptw_pmp_4_cfg_r),
|
|
.io_dpath_pmp_4_addr (_core_io_ptw_pmp_4_addr),
|
|
.io_dpath_pmp_4_mask (_core_io_ptw_pmp_4_mask),
|
|
.io_dpath_pmp_5_cfg_l (_core_io_ptw_pmp_5_cfg_l),
|
|
.io_dpath_pmp_5_cfg_a (_core_io_ptw_pmp_5_cfg_a),
|
|
.io_dpath_pmp_5_cfg_x (_core_io_ptw_pmp_5_cfg_x),
|
|
.io_dpath_pmp_5_cfg_w (_core_io_ptw_pmp_5_cfg_w),
|
|
.io_dpath_pmp_5_cfg_r (_core_io_ptw_pmp_5_cfg_r),
|
|
.io_dpath_pmp_5_addr (_core_io_ptw_pmp_5_addr),
|
|
.io_dpath_pmp_5_mask (_core_io_ptw_pmp_5_mask),
|
|
.io_dpath_pmp_6_cfg_l (_core_io_ptw_pmp_6_cfg_l),
|
|
.io_dpath_pmp_6_cfg_a (_core_io_ptw_pmp_6_cfg_a),
|
|
.io_dpath_pmp_6_cfg_x (_core_io_ptw_pmp_6_cfg_x),
|
|
.io_dpath_pmp_6_cfg_w (_core_io_ptw_pmp_6_cfg_w),
|
|
.io_dpath_pmp_6_cfg_r (_core_io_ptw_pmp_6_cfg_r),
|
|
.io_dpath_pmp_6_addr (_core_io_ptw_pmp_6_addr),
|
|
.io_dpath_pmp_6_mask (_core_io_ptw_pmp_6_mask),
|
|
.io_dpath_pmp_7_cfg_l (_core_io_ptw_pmp_7_cfg_l),
|
|
.io_dpath_pmp_7_cfg_a (_core_io_ptw_pmp_7_cfg_a),
|
|
.io_dpath_pmp_7_cfg_x (_core_io_ptw_pmp_7_cfg_x),
|
|
.io_dpath_pmp_7_cfg_w (_core_io_ptw_pmp_7_cfg_w),
|
|
.io_dpath_pmp_7_cfg_r (_core_io_ptw_pmp_7_cfg_r),
|
|
.io_dpath_pmp_7_addr (_core_io_ptw_pmp_7_addr),
|
|
.io_dpath_pmp_7_mask (_core_io_ptw_pmp_7_mask),
|
|
.io_dpath_customCSRs_csrs_0_value (_core_io_ptw_customCSRs_csrs_0_value)
|
|
);
|
|
Rocket core (
|
|
.clock (clock),
|
|
.reset (reset),
|
|
.io_interrupts_debug (_intXbar_auto_anon_out_0),
|
|
.io_interrupts_mtip (_intXbar_auto_anon_out_2),
|
|
.io_interrupts_msip (_intXbar_auto_anon_out_1),
|
|
.io_interrupts_meip (_intXbar_auto_anon_out_3),
|
|
.io_imem_might_request (_core_io_imem_might_request),
|
|
.io_imem_req_valid (_core_io_imem_req_valid),
|
|
.io_imem_req_bits_pc (_core_io_imem_req_bits_pc),
|
|
.io_imem_req_bits_speculative (_core_io_imem_req_bits_speculative),
|
|
.io_imem_resp_ready (_core_io_imem_resp_ready),
|
|
.io_imem_resp_valid (_frontend_io_cpu_resp_valid),
|
|
.io_imem_resp_bits_pc (_frontend_io_cpu_resp_bits_pc),
|
|
.io_imem_resp_bits_data (_frontend_io_cpu_resp_bits_data),
|
|
.io_imem_resp_bits_xcpt_pf_inst (_frontend_io_cpu_resp_bits_xcpt_pf_inst),
|
|
.io_imem_resp_bits_xcpt_gf_inst (_frontend_io_cpu_resp_bits_xcpt_gf_inst),
|
|
.io_imem_resp_bits_xcpt_ae_inst (_frontend_io_cpu_resp_bits_xcpt_ae_inst),
|
|
.io_imem_resp_bits_replay (_frontend_io_cpu_resp_bits_replay),
|
|
.io_imem_btb_update_valid (_core_io_imem_btb_update_valid),
|
|
.io_imem_bht_update_valid (_core_io_imem_bht_update_valid),
|
|
.io_imem_flush_icache (_core_io_imem_flush_icache),
|
|
.io_dmem_req_ready (_dcacheArb_io_requestor_0_req_ready),
|
|
.io_dmem_req_valid (_core_io_dmem_req_valid),
|
|
.io_dmem_req_bits_addr (_core_io_dmem_req_bits_addr),
|
|
.io_dmem_req_bits_tag (_core_io_dmem_req_bits_tag),
|
|
.io_dmem_req_bits_cmd (_core_io_dmem_req_bits_cmd),
|
|
.io_dmem_req_bits_size (_core_io_dmem_req_bits_size),
|
|
.io_dmem_req_bits_signed (_core_io_dmem_req_bits_signed),
|
|
.io_dmem_s1_kill (_core_io_dmem_s1_kill),
|
|
.io_dmem_s1_data_data (_core_io_dmem_s1_data_data),
|
|
.io_dmem_s2_nack (_dcacheArb_io_requestor_0_s2_nack),
|
|
.io_dmem_resp_valid (_dcacheArb_io_requestor_0_resp_valid),
|
|
.io_dmem_resp_bits_tag (_dcacheArb_io_requestor_0_resp_bits_tag),
|
|
.io_dmem_resp_bits_size (_dcacheArb_io_requestor_0_resp_bits_size),
|
|
.io_dmem_resp_bits_data (_dcacheArb_io_requestor_0_resp_bits_data),
|
|
.io_dmem_resp_bits_replay (_dcacheArb_io_requestor_0_resp_bits_replay),
|
|
.io_dmem_resp_bits_has_data (_dcacheArb_io_requestor_0_resp_bits_has_data),
|
|
.io_dmem_resp_bits_data_word_bypass
|
|
(_dcacheArb_io_requestor_0_resp_bits_data_word_bypass),
|
|
.io_dmem_replay_next (_dcacheArb_io_requestor_0_replay_next),
|
|
.io_dmem_s2_xcpt_ma_ld (_dcacheArb_io_requestor_0_s2_xcpt_ma_ld),
|
|
.io_dmem_s2_xcpt_ma_st (_dcacheArb_io_requestor_0_s2_xcpt_ma_st),
|
|
.io_dmem_s2_xcpt_pf_ld (_dcacheArb_io_requestor_0_s2_xcpt_pf_ld),
|
|
.io_dmem_s2_xcpt_pf_st (_dcacheArb_io_requestor_0_s2_xcpt_pf_st),
|
|
.io_dmem_s2_xcpt_ae_ld (_dcacheArb_io_requestor_0_s2_xcpt_ae_ld),
|
|
.io_dmem_s2_xcpt_ae_st (_dcacheArb_io_requestor_0_s2_xcpt_ae_st),
|
|
.io_dmem_ordered (_dcacheArb_io_requestor_0_ordered),
|
|
.io_dmem_perf_grant (_dcacheArb_io_requestor_0_perf_grant),
|
|
.io_ptw_status_debug (_core_io_ptw_status_debug),
|
|
.io_ptw_pmp_0_cfg_l (_core_io_ptw_pmp_0_cfg_l),
|
|
.io_ptw_pmp_0_cfg_a (_core_io_ptw_pmp_0_cfg_a),
|
|
.io_ptw_pmp_0_cfg_x (_core_io_ptw_pmp_0_cfg_x),
|
|
.io_ptw_pmp_0_cfg_w (_core_io_ptw_pmp_0_cfg_w),
|
|
.io_ptw_pmp_0_cfg_r (_core_io_ptw_pmp_0_cfg_r),
|
|
.io_ptw_pmp_0_addr (_core_io_ptw_pmp_0_addr),
|
|
.io_ptw_pmp_0_mask (_core_io_ptw_pmp_0_mask),
|
|
.io_ptw_pmp_1_cfg_l (_core_io_ptw_pmp_1_cfg_l),
|
|
.io_ptw_pmp_1_cfg_a (_core_io_ptw_pmp_1_cfg_a),
|
|
.io_ptw_pmp_1_cfg_x (_core_io_ptw_pmp_1_cfg_x),
|
|
.io_ptw_pmp_1_cfg_w (_core_io_ptw_pmp_1_cfg_w),
|
|
.io_ptw_pmp_1_cfg_r (_core_io_ptw_pmp_1_cfg_r),
|
|
.io_ptw_pmp_1_addr (_core_io_ptw_pmp_1_addr),
|
|
.io_ptw_pmp_1_mask (_core_io_ptw_pmp_1_mask),
|
|
.io_ptw_pmp_2_cfg_l (_core_io_ptw_pmp_2_cfg_l),
|
|
.io_ptw_pmp_2_cfg_a (_core_io_ptw_pmp_2_cfg_a),
|
|
.io_ptw_pmp_2_cfg_x (_core_io_ptw_pmp_2_cfg_x),
|
|
.io_ptw_pmp_2_cfg_w (_core_io_ptw_pmp_2_cfg_w),
|
|
.io_ptw_pmp_2_cfg_r (_core_io_ptw_pmp_2_cfg_r),
|
|
.io_ptw_pmp_2_addr (_core_io_ptw_pmp_2_addr),
|
|
.io_ptw_pmp_2_mask (_core_io_ptw_pmp_2_mask),
|
|
.io_ptw_pmp_3_cfg_l (_core_io_ptw_pmp_3_cfg_l),
|
|
.io_ptw_pmp_3_cfg_a (_core_io_ptw_pmp_3_cfg_a),
|
|
.io_ptw_pmp_3_cfg_x (_core_io_ptw_pmp_3_cfg_x),
|
|
.io_ptw_pmp_3_cfg_w (_core_io_ptw_pmp_3_cfg_w),
|
|
.io_ptw_pmp_3_cfg_r (_core_io_ptw_pmp_3_cfg_r),
|
|
.io_ptw_pmp_3_addr (_core_io_ptw_pmp_3_addr),
|
|
.io_ptw_pmp_3_mask (_core_io_ptw_pmp_3_mask),
|
|
.io_ptw_pmp_4_cfg_l (_core_io_ptw_pmp_4_cfg_l),
|
|
.io_ptw_pmp_4_cfg_a (_core_io_ptw_pmp_4_cfg_a),
|
|
.io_ptw_pmp_4_cfg_x (_core_io_ptw_pmp_4_cfg_x),
|
|
.io_ptw_pmp_4_cfg_w (_core_io_ptw_pmp_4_cfg_w),
|
|
.io_ptw_pmp_4_cfg_r (_core_io_ptw_pmp_4_cfg_r),
|
|
.io_ptw_pmp_4_addr (_core_io_ptw_pmp_4_addr),
|
|
.io_ptw_pmp_4_mask (_core_io_ptw_pmp_4_mask),
|
|
.io_ptw_pmp_5_cfg_l (_core_io_ptw_pmp_5_cfg_l),
|
|
.io_ptw_pmp_5_cfg_a (_core_io_ptw_pmp_5_cfg_a),
|
|
.io_ptw_pmp_5_cfg_x (_core_io_ptw_pmp_5_cfg_x),
|
|
.io_ptw_pmp_5_cfg_w (_core_io_ptw_pmp_5_cfg_w),
|
|
.io_ptw_pmp_5_cfg_r (_core_io_ptw_pmp_5_cfg_r),
|
|
.io_ptw_pmp_5_addr (_core_io_ptw_pmp_5_addr),
|
|
.io_ptw_pmp_5_mask (_core_io_ptw_pmp_5_mask),
|
|
.io_ptw_pmp_6_cfg_l (_core_io_ptw_pmp_6_cfg_l),
|
|
.io_ptw_pmp_6_cfg_a (_core_io_ptw_pmp_6_cfg_a),
|
|
.io_ptw_pmp_6_cfg_x (_core_io_ptw_pmp_6_cfg_x),
|
|
.io_ptw_pmp_6_cfg_w (_core_io_ptw_pmp_6_cfg_w),
|
|
.io_ptw_pmp_6_cfg_r (_core_io_ptw_pmp_6_cfg_r),
|
|
.io_ptw_pmp_6_addr (_core_io_ptw_pmp_6_addr),
|
|
.io_ptw_pmp_6_mask (_core_io_ptw_pmp_6_mask),
|
|
.io_ptw_pmp_7_cfg_l (_core_io_ptw_pmp_7_cfg_l),
|
|
.io_ptw_pmp_7_cfg_a (_core_io_ptw_pmp_7_cfg_a),
|
|
.io_ptw_pmp_7_cfg_x (_core_io_ptw_pmp_7_cfg_x),
|
|
.io_ptw_pmp_7_cfg_w (_core_io_ptw_pmp_7_cfg_w),
|
|
.io_ptw_pmp_7_cfg_r (_core_io_ptw_pmp_7_cfg_r),
|
|
.io_ptw_pmp_7_addr (_core_io_ptw_pmp_7_addr),
|
|
.io_ptw_pmp_7_mask (_core_io_ptw_pmp_7_mask),
|
|
.io_ptw_customCSRs_csrs_0_value (_core_io_ptw_customCSRs_csrs_0_value),
|
|
.io_fpu_inst (_core_io_fpu_inst),
|
|
.io_fpu_fromint_data (_core_io_fpu_fromint_data),
|
|
.io_fpu_fcsr_rm (_core_io_fpu_fcsr_rm),
|
|
.io_fpu_fcsr_flags_valid (_fpuOpt_io_fcsr_flags_valid),
|
|
.io_fpu_fcsr_flags_bits (_fpuOpt_io_fcsr_flags_bits),
|
|
.io_fpu_store_data (_fpuOpt_io_store_data),
|
|
.io_fpu_toint_data (_fpuOpt_io_toint_data),
|
|
.io_fpu_ll_resp_val (_core_io_fpu_ll_resp_val),
|
|
.io_fpu_ll_resp_type (_core_io_fpu_ll_resp_type),
|
|
.io_fpu_ll_resp_tag (_core_io_fpu_ll_resp_tag),
|
|
.io_fpu_ll_resp_data (_core_io_fpu_ll_resp_data),
|
|
.io_fpu_valid (_core_io_fpu_valid),
|
|
.io_fpu_fcsr_rdy (_fpuOpt_io_fcsr_rdy),
|
|
.io_fpu_nack_mem (_fpuOpt_io_nack_mem),
|
|
.io_fpu_illegal_rm (_fpuOpt_io_illegal_rm),
|
|
.io_fpu_killx (_core_io_fpu_killx),
|
|
.io_fpu_killm (_core_io_fpu_killm),
|
|
.io_fpu_dec_wen (_fpuOpt_io_dec_wen),
|
|
.io_fpu_dec_ren1 (_fpuOpt_io_dec_ren1),
|
|
.io_fpu_dec_ren2 (_fpuOpt_io_dec_ren2),
|
|
.io_fpu_dec_ren3 (_fpuOpt_io_dec_ren3),
|
|
.io_fpu_sboard_set (_fpuOpt_io_sboard_set),
|
|
.io_fpu_sboard_clr (_fpuOpt_io_sboard_clr),
|
|
.io_fpu_sboard_clra (_fpuOpt_io_sboard_clra),
|
|
.io_wfi (_core_io_wfi)
|
|
);
|
|
assign auto_wfi_out_0 = wfiNodeOut_0_REG;
|
|
endmodule
|
|
|