Files
gps/hardware/generated/genesys2-soc-verilog/TLAsyncCrossingSource_a9d32s1k1z2u.sv
T
2026-08-06 22:14:52 +03:00

77 lines
3.3 KiB
Systemverilog

// Generated by CIRCT firtool-1.151.0
module TLAsyncCrossingSource_a9d32s1k1z2u(
input clock,
reset,
output auto_in_a_ready,
input auto_in_a_valid,
input [2:0] auto_in_a_bits_opcode,
input [8:0] auto_in_a_bits_address,
input [31:0] auto_in_a_bits_data,
input auto_in_d_ready,
output auto_in_d_valid,
output [2:0] auto_in_d_bits_opcode,
output auto_in_d_bits_denied,
output [31:0] auto_in_d_bits_data,
output auto_in_d_bits_corrupt,
output [2:0] auto_out_a_mem_0_opcode,
output [8:0] auto_out_a_mem_0_address,
output [31:0] auto_out_a_mem_0_data,
input auto_out_a_ridx,
output auto_out_a_widx,
input auto_out_a_safe_ridx_valid,
output auto_out_a_safe_widx_valid,
auto_out_a_safe_source_reset_n,
input auto_out_a_safe_sink_reset_n,
input [2:0] auto_out_d_mem_0_opcode,
input [1:0] auto_out_d_mem_0_size,
input auto_out_d_mem_0_source,
input [31:0] auto_out_d_mem_0_data,
output auto_out_d_ridx,
input auto_out_d_widx,
output auto_out_d_safe_ridx_valid,
input auto_out_d_safe_widx_valid,
auto_out_d_safe_source_reset_n,
output auto_out_d_safe_sink_reset_n
);
AsyncQueueSource_TLBundleA_a9d32s1k1z2u nodeOut_a_source (
.clock (clock),
.reset (reset),
.io_enq_ready (auto_in_a_ready),
.io_enq_valid (auto_in_a_valid),
.io_enq_bits_opcode (auto_in_a_bits_opcode),
.io_enq_bits_address (auto_in_a_bits_address),
.io_enq_bits_data (auto_in_a_bits_data),
.io_async_mem_0_opcode (auto_out_a_mem_0_opcode),
.io_async_mem_0_address (auto_out_a_mem_0_address),
.io_async_mem_0_data (auto_out_a_mem_0_data),
.io_async_ridx (auto_out_a_ridx),
.io_async_widx (auto_out_a_widx),
.io_async_safe_ridx_valid (auto_out_a_safe_ridx_valid),
.io_async_safe_widx_valid (auto_out_a_safe_widx_valid),
.io_async_safe_source_reset_n (auto_out_a_safe_source_reset_n),
.io_async_safe_sink_reset_n (auto_out_a_safe_sink_reset_n)
);
AsyncQueueSink_TLBundleD_a9d32s1k1z2u nodeIn_d_sink (
.clock (clock),
.reset (reset),
.io_deq_ready (auto_in_d_ready),
.io_deq_valid (auto_in_d_valid),
.io_deq_bits_opcode (auto_in_d_bits_opcode),
.io_deq_bits_denied (auto_in_d_bits_denied),
.io_deq_bits_data (auto_in_d_bits_data),
.io_deq_bits_corrupt (auto_in_d_bits_corrupt),
.io_async_mem_0_opcode (auto_out_d_mem_0_opcode),
.io_async_mem_0_size (auto_out_d_mem_0_size),
.io_async_mem_0_source (auto_out_d_mem_0_source),
.io_async_mem_0_data (auto_out_d_mem_0_data),
.io_async_ridx (auto_out_d_ridx),
.io_async_widx (auto_out_d_widx),
.io_async_safe_ridx_valid (auto_out_d_safe_ridx_valid),
.io_async_safe_widx_valid (auto_out_d_safe_widx_valid),
.io_async_safe_source_reset_n (auto_out_d_safe_source_reset_n),
.io_async_safe_sink_reset_n (auto_out_d_safe_sink_reset_n)
);
endmodule