onur
68 lines
2.4 KiB
Systemverilog
68 lines
2.4 KiB
Systemverilog
// Generated by CIRCT firtool-1.151.0
|
|
module ClockSinkDomain(
|
|
input auto_int_bus_anon_in_0,
|
|
auto_int_bus_anon_in_1,
|
|
auto_int_bus_anon_in_2,
|
|
auto_int_bus_anon_in_3,
|
|
auto_int_bus_anon_in_4,
|
|
auto_int_bus_anon_in_5,
|
|
auto_int_bus_anon_in_6,
|
|
auto_int_bus_anon_in_7,
|
|
auto_int_bus_anon_in_8,
|
|
auto_int_bus_anon_in_9,
|
|
output auto_int_bus_anon_out_0,
|
|
auto_int_bus_anon_out_1,
|
|
auto_int_bus_anon_out_2,
|
|
auto_int_bus_anon_out_3,
|
|
auto_int_bus_anon_out_4,
|
|
auto_int_bus_anon_out_5,
|
|
auto_int_bus_anon_out_6,
|
|
auto_int_bus_anon_out_7,
|
|
auto_int_bus_anon_out_8,
|
|
auto_int_bus_anon_out_9,
|
|
auto_int_bus_anon_out_10,
|
|
input auto_with_no_name_in_0,
|
|
auto_clock_in_clock,
|
|
auto_clock_in_reset
|
|
);
|
|
|
|
wire _intsource_auto_out_sync_0;
|
|
wire _intsink_auto_out_0;
|
|
IntXbar_i2_o1 int_bus (
|
|
.auto_anon_in_1_0 (_intsink_auto_out_0),
|
|
.auto_anon_in_0_0 (auto_int_bus_anon_in_0),
|
|
.auto_anon_in_0_1 (auto_int_bus_anon_in_1),
|
|
.auto_anon_in_0_2 (auto_int_bus_anon_in_2),
|
|
.auto_anon_in_0_3 (auto_int_bus_anon_in_3),
|
|
.auto_anon_in_0_4 (auto_int_bus_anon_in_4),
|
|
.auto_anon_in_0_5 (auto_int_bus_anon_in_5),
|
|
.auto_anon_in_0_6 (auto_int_bus_anon_in_6),
|
|
.auto_anon_in_0_7 (auto_int_bus_anon_in_7),
|
|
.auto_anon_in_0_8 (auto_int_bus_anon_in_8),
|
|
.auto_anon_in_0_9 (auto_int_bus_anon_in_9),
|
|
.auto_anon_out_0 (auto_int_bus_anon_out_0),
|
|
.auto_anon_out_1 (auto_int_bus_anon_out_1),
|
|
.auto_anon_out_2 (auto_int_bus_anon_out_2),
|
|
.auto_anon_out_3 (auto_int_bus_anon_out_3),
|
|
.auto_anon_out_4 (auto_int_bus_anon_out_4),
|
|
.auto_anon_out_5 (auto_int_bus_anon_out_5),
|
|
.auto_anon_out_6 (auto_int_bus_anon_out_6),
|
|
.auto_anon_out_7 (auto_int_bus_anon_out_7),
|
|
.auto_anon_out_8 (auto_int_bus_anon_out_8),
|
|
.auto_anon_out_9 (auto_int_bus_anon_out_9),
|
|
.auto_anon_out_10 (auto_int_bus_anon_out_10)
|
|
);
|
|
IntSyncAsyncCrossingSink_n1x1 intsink (
|
|
.clock (auto_clock_in_clock),
|
|
.auto_in_sync_0 (_intsource_auto_out_sync_0),
|
|
.auto_out_0 (_intsink_auto_out_0)
|
|
);
|
|
IntSyncCrossingSource_n1x1 intsource (
|
|
.clock (auto_clock_in_clock),
|
|
.reset (auto_clock_in_reset),
|
|
.auto_in_0 (auto_with_no_name_in_0),
|
|
.auto_out_sync_0 (_intsource_auto_out_sync_0)
|
|
);
|
|
endmodule
|
|
|