Complete the routing: 0 DRC violations, 0 unconnected

The board now routes end to end. Every net carrying two or more pads is a
single connected copper group (216 nets, 1175 pads); kicad-cli reports 0 DRC
violations and 0 unconnected items with zones refilled.

Freerouting was never the blocker. The 14 remaining opens were three separate
defects:

1. Obstacles in route_local_power.py modelled every pad as its axis-aligned
   bounding box. A 0.8-mm BGA dogbone site sits diagonally between four lands:
   true clearance 0.1407 mm, but the box test measured 0.4 mm from the box edge
   and rejected it, so no via could be placed anywhere in the Ti375 escape
   field. Replaced with an exact rounded-rectangle model, validated against
   KiCad's own SHAPE::Collide to 0.00 um over 14850 samples. Same 0 DRC and one
   fewer unconnected at the route_local_power stage.

2. CLOCK's 0.15-mm clearance cannot physically escape the BGA: two adjacent
   0.45-mm dogbone vias on 0.8-mm pitch leave a 0.35-mm channel and a 0.10-mm
   trace needs 0.40 mm. HARD_TCK and MAX_SCLK could never leave the package.
   New rule "Ti375 escape field copper clearance" relaxes clearance to the
   0.10 mm this field already uses, only where both objects are inside U1's
   courtyard. The clock trunk keeps 0.15 mm outside it.

3. RF_NO_DIGITAL was a rectangle reaching 7 mm past the RF line, covering the
   MAX2771's whole digital pin field and forcing every U21 output onto F.Cu
   alone. Narrowed to the corridor generate_pcb.py already reserves as
   TEMP_RF_LINE (y <= 43.7), clearing RF copper by 1.1 mm. The RF return path
   is guaranteed by the unrouted L2/L7 ground planes, not by this area.

scripts/close_remaining.py replaces the ad-hoc residual scripts: a multi-layer
maze over (x, y, layer) at 0.1 mm on all five routable layers, seeded from all
copper of both groups, exact clearances, 0.10-mm necking inside the escape
field, and reversible rip-up that rolls back entirely if a displaced net cannot
be put back. ~150 s for the whole board.

Also removes the regenerable intermediate boards, one-off session logs and the
superseded residual scripts, and tracks board_routed.* as the deliverable.

The 402 schematic-parity warnings are pre-existing and unchanged: 199
auto-named unconnected pins, 199 footprint library-nickname mismatches, and 4
mounting holes with no symbol. None affects connectivity or fabrication.

Co-Authored-By: Claude Opus 5 <noreply@anthropic.com>
Claude-Session: https://claude.ai/code/session_012KaTmCCxCEW4awsmXRNT1d

scripts/README.md

@@ -151,17 +151,35 @@ kartta pass başına yaklaşık dört kat yavaş çalışır.
 Buradaki alan sayısı doğrudan yerel güç aşamasının ne kadar bakır bıraktığına
 bağlıdır: via cloud'lar temizlendikten sonra 4146 keepout 2541'e düştü.
 
-Bundled Freerouting 2.3.0 build'i KiCad 10 DSN clearance değerlerini doğrudan
-doğru ölçekte okur; clearance değerleri ölçeklenmez. Bu sürüm çok-thread route
-optimizasyonunun clearance ihlali üretebildiğini kendi logunda bildirir, bu
-nedenle `-mt 1` kullanılır ve sonuç `.ses` olarak kaydedilir.
+Bu aşamanın autorouter'ı hâlâ **Freerouting 2.3.0**'dır (aşağıda). KiCad 10 DSN
+clearance değerlerini doğru ölçekte okur; `-mt 1` ile çalıştırılır (çok-thread
+optimizasyon clearance ihlali üretebiliyor).
+
+`hardware/power_routes.json` ve `hardware/critical_routes.json` el çizimi
+geometriyi veri olarak tutar (bkz. `hardware/routes_schema.md`); tek seferlik
+üretim: `/usr/bin/python3 scripts/_extract_fixed_routes.py`.
+
+> Bu repoda bir zamanlar `router/` altında bağımsız bir C++ autorouter +
+> Qt GUI (`pcbrouter`) vardı. Yoğun 8 katmanlı sinyal aşamasında Freerouting
+> kadar tamamlamadığı için kartın routing akışında hiç kullanılmadı ve
+> 2026-09-01'de repodan çıkarıldı (`../pcbrouter-cpp-20260901.tar.gz` olarak
+> arşivlendi). Sinyal aşaması Freerouting 2.3.0, kalan bağlantılar
+> `close_remaining.py` ile kapatılır.
 
 ```bash
 .tools/freerouting-2.3.0/app/freerouting-2.3.0-linux-x64/bin/freerouting \
-  -de outputs/signal_stage.dsn -do outputs/signal_stage.ses \
-  -mp 60 -mt 1 -us Greedy -is prioritized
+  -de outputs/signal_stage.dsn -do outputs/signal_stage_pass4.ses \
+  -mp 4 -mt 1 -us Greedy -is prioritized
 ```
 
+Bu tasarımda Freerouting'in 20-25 bağlantıda plato yapması beklenen durumdur;
+onu sıfıra ulaşana kadar açık bırakmak session'ın hiç yazılmamasına yol açar.
+`-mp 4` global yoğun rotayı sınırlar ve kalan bağlantılar varken de geçerli SES
+yazar. İnce BGA/FTDI çıkışları, mevcut dogbone ve track uçlarını anchor olarak
+kullanan KiCad-side finisher tarafından sonraki adımda tamamlanır. Böylece SES
+kaydı için sıfır unrouted önkoşulu yoktur; sıfır bağlantı ve sıfır DRC yalnızca
+son KiCad kontrolünün kabul ölçütüdür.
+
 RF, USB ve güç converter loopları otomatik sonuca bırakılmaz. Bu netler DSN'de
 hiç yoktur; yerlerini `generate_pcb.py` içindeki `TEMP_` rule area'ları tutar.
 `TEMP_*_BELOW` alanları RF ve USB altındaki referans/routing katmanlarını,
@@ -173,19 +191,79 @@ kurallarıyla route edilir ve finalde ayrıca incelenir.
 
 ```bash
 /usr/bin/python3 scripts/finalize_routing.py \
-  outputs/signal_stage.ses \
+  outputs/signal_stage_pass4.ses \
   --base hardware/board_power_local.kicad_pcb \
-  --output hardware/board_routed.kicad_pcb
+  --output hardware/board_routed.kicad_pcb \
+  --finish-nets auto
 ```
 
 Bu işlem Freerouter'ın RF ve USB üzerindeki copperını kaldırır, geçici rule
 area'ları siler, denetlenmiş RF/USB geometrisini ekler ve RF GND via fence'i
 kurar. Ardından koridorlar boşaldığı için `stitch_plane_pads` ve
 `route_local_power` bir kez daha çalıştırılır; bu, RF/USB bölgesindeki güç
-pad'lerinin plane'e ulaşabildiği tek andır. Son olarak plane'lerde island
-temizliği açılır ve zone'lar doldurulur.
+pad'lerinin plane'e ulaşabildiği tek andır. Kalan CLOCK, BGA_ESCAPE, Default ve
+yalnız düşük-akım yerel POWER netleri `finish_signal_routes.py` ile kapatılır;
+5-V giriş yolları ile ana FPGA rayları dar fallback route'a kesinlikle verilmez.
+Son olarak dangling copper temizlenir, plane'lerde island temizliği açılır ve
+zone'lar doldurulur.
 
-### 7. Final kontroller
+### 7. Kalan bağlantıları kapat
+
+```bash
+/usr/bin/python3 scripts/close_remaining.py \
+  hardware/board_routed.kicad_pcb --deadline 60 --ripup-depth 2
+```
+
+Freerouting ve yerel tamamlama adımlarından sonra kalan her açık bağlantıyı tek
+bir çok katmanlı maze router ile kapatır. Bu adımın yerini aldığı eski
+artık-bağlantı scriptlerinin sabit bir şekli vardı: A pad'inin yanına via, tek
+bir katmanda A*, B pad'inin yanına via. Bu şekil, dört dogbone noktası da dolu
+olan bir 0.8 mm BGA balını kaçıramaz ve sinyal hatlarının adalara böldüğü bir
+güç pour'unu köprüleyemez. Bu kartta kalan başarısızlıklar tam olarak bunlardı,
+bu yüzden o scriptler kaldırıldı.
+
+`close_remaining.py`:
+
+- Beş route edilebilir katmanın hepsinde `(x, y, katman)` üzerinde 0.1 mm
+  adımla arar; via'nın yasal olarak sığdığı her yerde katman değiştirir.
+- Başlangıç ve hedef, birleştirilen iki grubun **bütün** bakırıdır (pad, track,
+  via); tek bir pad değil.
+- Clearance'ı gerçek pad/track/via geometrisinden, gerçek net-class
+  değerleriyle hesaplar.
+- Bakırı U1 courtyard'ı içinde 0.10 mm'ye daraltır (iki 0.8 mm land arasından
+  geçen tek genişlik), dışarıda net-class genişliğini kullanır.
+- Yabancı bir güç pour'unun içine girmez; böylece yeni bir hat bir güç adasını
+  ikiye bölemez.
+- Sığmayan bir bağlantı için autorouter bakırını **geri alınabilir şekilde**
+  söker: hattı geçirir, yerinden ettiği netleri tekrar route eder, biri geri
+  konamazsa her şeyi eski haline döndürür. Rip-up kartı asla bulduğundan daha
+  kötü bırakmaz.
+
+Eklenen her şey kilitlidir. Sonrasında zone'lar doldurulur ve dangling bakır
+temizlenir.
+
+#### Bu adımın gerektirdiği iki kural değişikliği
+
+**1. `Ti375 escape field copper clearance` (yeni, `board.kicad_dru`).**
+0.8 mm ball pitch, iki komşu 0.45 mm dogbone via arasında 0.35 mm'lik bir
+kanal bırakır. 0.10 mm'lik bir hat bu kanala escape alanının 0.10 mm bakır
+minimumunda sığar, CLOCK sınıfının 0.15 mm'sinde sığmaz (0.10 + 2x0.15 = 0.40
+> 0.35). Bu yüzden `HARD_TCK` ve `MAX_SCLK` paketten hiç çıkarılamıyordu. Yeni
+kural, **her iki nesne de** U1 courtyard'ının içindeyken clearance'ı bu alanın
+geri kalanının zaten kullandığı 0.10 mm'ye indirir. Clock trunk, U1
+courtyard'ından çıkar çıkmaz 0.15 mm'sine geri döner.
+
+**2. `RF_NO_DIGITAL` artık RF hattının koridoru kadar.**
+Alan (152, 36)-(174.5, **49.5**) dikdörtgeniydi; RF bakırı ise y <= 42.6'da
+kalıyor. Yani alan, RF hattının 7 mm güneyine kadar uzanıyor ve MAX2771'in
+bütün dijital pin sıralarını (y = 44.5 .. 47.4) içine alıyordu. Sonuç: U21'in
+her dijital çıkışı yalnız F.Cu'dan kaçmak zorundaydı ve sığmıyordu. Alan
+(152, 36)-(174.5, **43.7**) yapıldı; bu, `generate_pcb.py`'nin `TEMP_RF_LINE`
+olarak zaten ayırdığı koridorun aynısıdır ve RF bakırını 1.1 mm açıkla geçer.
+RF dönüş yolu zaten bu alan tarafından değil, üzerinde hiç route edilmeyen
+L2/L7 GND plane'leri tarafından garanti edilir.
+
+### 8. Final kontroller
 
 ```bash
 kicad-cli pcb drc --severity-all --schematic-parity --refill-zones \
@@ -221,4 +299,6 @@ loopları, return path ve test-point erişimi görsel olarak da incelenmelidir.
 | `export_routing_stage.py` | Seçili net-class için DSN üretimi |
 | `prepare_freerouting_dsn.py` | Yalnız doğrulanmış farklı router build'leri için opsiyonel DSN clearance ölçekleme |
 | `finalize_routing.py` | SES importu ve denetlenmiş RF/USB geometrisi |
+| `finish_signal_routes.py` | Global router'ın bıraktığı yerel bağlantıları gerçek KiCad obstacle modeliyle tamamlar |
+| `close_remaining.py` | Kalan bütün açık bağlantıları çok katmanlı maze + geri alınabilir rip-up ile kapatır |
 | `report_routing.py` | Routed kartta eksik bağlantı, hat genişliği ve katman dağılımı raporu |