onur/pcb

Files

T

onur 1218c33aa4 Add the fabrication spec and document the RF constraints a reviewer flagged

Four RF points came back from review. Two were real gaps, two were already
sound but undocumented, and one premise was stale.

Real gap 1 - nothing told the fab this is a controlled-impedance board.
docs/FABRICATION.md now carries the stackup (JLC08161H-3313, layer by layer
with dielectric heights and Er), the two impedance targets (RF50_CPWG 50 ohm at
0.164/0.200 on F.Cu over L2, USB90_DIFF 90 ohm at 0.135/0.150), the process
minima, and an explicit request that the vendor confirm the widths with their
own field solver. It records that JLC models this as
CoatedCoplanarWaveguideWithLowerGnd1B assuming 1.6 mil finished outer copper,
0.6 mil soldermask at Er 3.8 and top width = base - 0.7 mil, and that copper
thickness alone moves this geometry by more than 10 ohm - which is why the
number has to be fixed by the vendor's model rather than ours. It also states
the decision rule: 44 ohm is still 24 dB return loss and not the worst term in
the chain, so the geometry should not be changed unless the vendor reports
below that.

Real gap 2 - the active-antenna requirement was implied everywhere but never
quantified. hardware/README.md and docs/INTERFACES.md now state it plainly:
with both internal LNAs off the mixer input is the first active stage at
10.3 dB NF, so a ~25 dB active antenna gives ~1.65 dB system NF while a passive
antenna puts it above 12 dB and the receiver is unusable. The same section now
explains why the SAW is not optional either.

Documented, not changed - the launch relief. Its ~37 ohm / 30 dB figure is a 2D
quasi-static estimate of a genuinely 3D transition (connector, board edge, pad
overhang) and is now labelled as such, with 3D EM or VNA named as what would
settle it. The unrelieved case was 10.7 ohm / 12 dB, so the improvement holds
regardless of the exact figure.

Documented, not changed - the bias choke. Its 2.1 GHz SRF sits above 1575 MHz,
so the choke is still inductive and the proximity raises |Z| from 554 to about
1270 ohm, which helps a bias tee rather than hurting it. Swept +/-10% on both L
and SRF: |Z| stays above 900 ohm, return loss above 30 dB, insertion loss below
0.003 dB.

Stale premise - the review tied the impedance to "the inconsistent stackup".
That inconsistency was fixed in 791ca5c, and the F.Cu-to-L2 construction that
sets the RF impedance (3313 prepreg, 0.0994 mm, Er 4.1) was in fact identical
in both the old ten-layer and the current eight-layer stacks, so the CPWG
geometry never actually moved.

Co-Authored-By: Claude Opus 5 <noreply@anthropic.com>
Claude-Session: https://claude.ai/code/session_012KaTmCCxCEW4awsmXRNT1d

2026-09-01 18:19:22 +03:00

3.5 KiB

Raw Blame History

Üretim ve kontrollü empedans şartnamesi

Bu dosya üreticiye verilecek şartnamedir. Gerber ve drill dosyaları tek başlarına kontrollü empedansı ısmarlamaz; sipariş sırasında aşağıdaki stackup ve empedans hedefleri açıkça belirtilmelidir.

Kart

Öğe	Değer
Boyut	155.05 x 90.05 mm
Katman	8
Kalınlık	1.6 mm
Stackup	JLC08161H-3313 (JLCPCB standart 8 katman)
Dış bakır	1 oz baz
İç bakır	0.5 oz
Yüzey	ENIG
Min hat/aralık	0.10 mm / 0.10 mm
Min delik	0.225 mm
Min annular ring	0.1125 mm

Katman dizilimi

F.Cu    sinyal + RF        35 um
        prepreg 3313   0.0994 mm  er 4.1     <-- RF empedansını bu belirler
L2_GND  kesintisiz GND     15.2 um
        core           0.1000 mm  er 4.36
L3_SIG  sinyal             15.2 um
        prepreg 3x2116 0.3568 mm  er 4.16
L4_PWR  güç plane          15.2 um
        core           0.3000 mm  er 4.41
L5_SIG  sinyal             15.2 um
        prepreg 3x2116 0.3568 mm  er 4.16
L6_SIG  sinyal + VCC1V8    15.2 um
        core           0.1000 mm  er 4.36
L7_GND  kesintisiz GND     15.2 um
        prepreg 3313   0.0994 mm  er 4.1
B.Cu    sinyal + VCC3V3    35 um

Kontrollü empedans hedefleri

Net sınıfı	Yapı	Katman	Referans	Geometri	Hedef
`RF50_CPWG`	Coplanar waveguide + alt GND	F.Cu	L2_GND	hat 0.164 mm, GND aralığı 0.200 mm	50 ohm tek uçlu
`USB90_DIFF`	Coplanar diferansiyel çift	F.Cu	L2_GND	hat 0.135 mm, çift aralığı 0.150 mm	90 ohm diferansiyel

Üreticiden istenen: yukarıdaki hedefler için kendi field-solver'ı ile hat genişliğini doğrulaması ve gerekirse düzeltilmiş genişliği bildirmesi. JLCPCB'nin modeli CoatedCoplanarWaveguideWithLowerGnd1B'dir ve 1 oz dış bakır için 1.6 mil bitmiş bakır kalınlığı, 0.6 mil solder mask (er 3.8) ve taban genişliği - 0.7 mil üst genişlik varsayar.

Tasarımın kendi hesabı 0.164 mm / 0.200 mm için yaklaşık 44-50 ohm verir (bkz. scripts/finalize_routing.py route_rf). Bakır kalınlığı bu geometride sonucu 10 ohm'dan fazla kaydırdığı için nihai değer üreticinin modeliyle sabitlenmelidir. 44 ohm bile 24 dB return loss demektir ve RF zincirinin en kötü terimi değildir, dolayısıyla üretici 44 ohm'un altını bildirmedikçe geometri değiştirilmemelidir.

Alan çözücü ile doğrulanması gereken tek yapı

J2 edge-launch SMA pad'i 1.5 mm genişliğindedir ve 0.164 mm'lik hattan çok daha geniştir. Pad'in altında L2 ve L3 RF_LAUNCH_RELIEF ile boşaltılmıştır; referans 0.587 mm aşağıdaki L4'e iner. Tasarımın 2B yarı-statik tahmini bu launch için yaklaşık 37 ohm ve 30 dB return loss verir.

Bu bir 2B tahmindir. Konnektör geçişi, kart kenarı ve pad taşması gerçek bir 3B yapıdır; kesin değer 3B EM simülasyonu veya VNA ölçümü ister. Boşaltmasız hâli 10.7 ohm ve 12 dB idi, yani boşaltma her hâlükârda büyük bir iyileştirmedir; doğrulama, iyileştirmenin ne kadar olduğunu belirlemek içindir.

Anten şartı

Kart aktif anten gerektirir. MAX2771'in dahili LNA'ları kapalıdır ve mixer girişi doğrudan sürülür; bu girişin gürültü figürü 10.3 dB'dir. Yaklaşık 25 dB kazançlı ve 1.5 dB NF'li bir aktif antenle sistem NF'i ~1.65 dB olur. Pasif antenle sistem NF'i 12 dB'in üzerine çıkar ve alıcı kullanışsızdır. J5 ile anten beslemesi OFF / 3.3 V / 5 V seçilir; U27 akımı 100 mA ile sınırlar.

3.5 KiB Raw Blame History Unescape Escape